JPS5930581Y2 - 電源保護回路 - Google Patents
電源保護回路Info
- Publication number
- JPS5930581Y2 JPS5930581Y2 JP1978051514U JP5151478U JPS5930581Y2 JP S5930581 Y2 JPS5930581 Y2 JP S5930581Y2 JP 1978051514 U JP1978051514 U JP 1978051514U JP 5151478 U JP5151478 U JP 5151478U JP S5930581 Y2 JPS5930581 Y2 JP S5930581Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output signal
- transistor
- circuit
- abnormal voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【考案の詳細な説明】
本考案は電源保護回路に係る。
従来電源を保護するのにツェナーダイオードを利用した
ものがあり、これは負荷の異常電圧に対しては高速度で
応答する。
ものがあり、これは負荷の異常電圧に対しては高速度で
応答する。
しかしながら、飼えば電源のパンチスルーなどの故障の
場合にかなりの電流が流れてもヒユーズが切断せず、従
ってツェナーダイオードには相当大きな電力容量が必要
であった。
場合にかなりの電流が流れてもヒユーズが切断せず、従
ってツェナーダイオードには相当大きな電力容量が必要
であった。
またＳＣＲを利用した電源保護回路では、該保護動作を
異常電圧に対して速く応答させることにすれば単発性の
短時間の雑音や負荷の変動によってヒユーズを頻繁に切
断することとなり、また遅く応答させることにすれば例
えば電源電圧がパルス状に高電圧となった場合に負荷を
破損する虞れがあった。
異常電圧に対して速く応答させることにすれば単発性の
短時間の雑音や負荷の変動によってヒユーズを頻繁に切
断することとなり、また遅く応答させることにすれば例
えば電源電圧がパルス状に高電圧となった場合に負荷を
破損する虞れがあった。
本考案は、上述欠点を除去するためになされたもので、
大電力容量の制御素子を必要とすることなく構成簡単な
電源保護回路を提供せんとするものである。
大電力容量の制御素子を必要とすることなく構成簡単な
電源保護回路を提供せんとするものである。
本考案の一実施例によれば、ツェナーダイオード的な動
作とＳＣＲ的な動作とを兼ね具えることにより上記目的
を実現している。
作とＳＣＲ的な動作とを兼ね具えることにより上記目的
を実現している。
以下図面を用いて本考案を詳述する。
図は本考案の一実施例による電源保護回路の回路図であ
る。
る。
図において、電源１Ｌ電流遮断器たるヒユーズ１３およ
び負荷１５で閉回路を形成している。
び負荷１５で閉回路を形成している。
更に、ヒユーズ１３と負荷１５との共通接続点１１と、
共通端子１９との間に異常電圧検出器２１が接続される
。
共通端子１９との間に異常電圧検出器２１が接続される
。
前記検出器２１は直列接続した抵抗器２３、ツェナーダ
イオード２５とコンデンサ２γとの並列回路及びこれに
直列接続された抵抗器２９から構成されている。
イオード２５とコンデンサ２γとの並列回路及びこれに
直列接続された抵抗器２９から構成されている。
その共通接続点３１を入力端とする異常電圧応答回路３
３が共通接続点１１と共通端子１９との間に接続され、
該回路３３は前記両共通接続点３Ｌ１７にそれぞれコレ
クタ、エミッタが接続されたトランジスタ３５と、前記
接続点３１．共通端子１９にそれぞれベース、エミッタ
が接続されたトランジスタ３γとを含み、そしてコンデ
ンサ３９と抵抗器４１との並列回路がトランジスタ３５
のエミッタ・ベース間に接続され、また該トランジスタ
３５のベースとトランジスタ３７のコレクタとの間には
抵抗器４３が接続されている。
３が共通接続点１１と共通端子１９との間に接続され、
該回路３３は前記両共通接続点３Ｌ１７にそれぞれコレ
クタ、エミッタが接続されたトランジスタ３５と、前記
接続点３１．共通端子１９にそれぞれベース、エミッタ
が接続されたトランジスタ３γとを含み、そしてコンデ
ンサ３９と抵抗器４１との並列回路がトランジスタ３５
のエミッタ・ベース間に接続され、また該トランジスタ
３５のベースとトランジスタ３７のコレクタとの間には
抵抗器４３が接続されている。
又、トランジスタ３γは次段に接続された電圧制御器４
１を制御する。
１を制御する。
したがって、トランジスタ３５、コンデンサ３９、抵抗
器４Ｌ ４３は充放電回路を又、トランジスタ３１は制
御回路を形成している。
器４Ｌ ４３は充放電回路を又、トランジスタ３１は制
御回路を形成している。
次に抵抗器４３とトランジスタ３１のコレクタとの共通
接続点４５を入力端とする電圧制限器４７が接続点１γ
と共通端子１９との間に接続されており、該制限器４γ
はエミッタ・ベース間に抵抗器４９が接続されたトラン
ジスタ５１と、該トランジスタ５１のコレクタ、エミッ
タにベース、コレクタのそれぞれが接続されたトランジ
スタ５３とを含み、該トランジスタ５３のベース・エミ
ッタ間にダイオード５５を接続すると共に、前記トラン
ジスタ５１のベースと共通接続点４５との間には抵抗器
５７を接続している。
接続点４５を入力端とする電圧制限器４７が接続点１γ
と共通端子１９との間に接続されており、該制限器４γ
はエミッタ・ベース間に抵抗器４９が接続されたトラン
ジスタ５１と、該トランジスタ５１のコレクタ、エミッ
タにベース、コレクタのそれぞれが接続されたトランジ
スタ５３とを含み、該トランジスタ５３のベース・エミ
ッタ間にダイオード５５を接続すると共に、前記トラン
ジスタ５１のベースと共通接続点４５との間には抵抗器
５７を接続している。
上記構成による動作を述べる。
本回路において負荷に供給される適正電圧はツェナーダ
イオード２５のツェナー電圧Ｖｚ以下に選ばれている。
イオード２５のツェナー電圧Ｖｚ以下に選ばれている。
先ず電源１１の電圧■１が幅の狭いパルス状にてツェナ
ー電圧Ｖｚを越す異常電圧になったと仮定する。
ー電圧Ｖｚを越す異常電圧になったと仮定する。
すると抵抗器２３およびツェナーダイオード２５に電流
が流れ、共通接続点３１には前記異常電圧に関連して電
圧が生じる。
が流れ、共通接続点３１には前記異常電圧に関連して電
圧が生じる。
そして異常電圧応答回路３３のトランジスタ３７が導通
して、電圧制限器４Ｔの両トランジスタ５Ｌ ５３が
導通し、共通接続点１γの電圧Ｖ］７を引き下げる動作
をする。
して、電圧制限器４Ｔの両トランジスタ５Ｌ ５３が
導通し、共通接続点１γの電圧Ｖ］７を引き下げる動作
をする。
この動作は、電圧Ｖ１７がツェナー電圧Ｖｚより低くな
るまで続くので、電源電圧■１が異常電圧となっても負
荷１５に供給される電圧はほぼ適正電圧に維持される。
るまで続くので、電源電圧■１が異常電圧となっても負
荷１５に供給される電圧はほぼ適正電圧に維持される。
但し、このようなツェナーダイオード的な動作は、トラ
ンジスタ３Ｔの導通によるコンデンサ３９の充電によっ
てトランジスタ３５が導通するまでの時間τｄよりも異
常電圧の期間りが短い場合に限られる。
ンジスタ３Ｔの導通によるコンデンサ３９の充電によっ
てトランジスタ３５が導通するまでの時間τｄよりも異
常電圧の期間りが短い場合に限られる。
次にＳＣＲ的な動作をみる。
電源１１が故障して異常な電圧が発生し続けるものと仮
定する。
定する。
異常電圧を抑制する動作は上述の場合と同様であるが、
異常電圧期間Ｔｖがトランジスタ３５の導通するまでの
時間τｄより長くなるので、該トランジスタ３５は導通
し、そして一度導通すると両トランジスタ３５．３７お
よび抵抗器４３を介して異常電圧応答回路３３は動作し
続ける。
異常電圧期間Ｔｖがトランジスタ３５の導通するまでの
時間τｄより長くなるので、該トランジスタ３５は導通
し、そして一度導通すると両トランジスタ３５．３７お
よび抵抗器４３を介して異常電圧応答回路３３は動作し
続ける。
従って電圧制限器４γの両トランジスタ５Ｌ ５３は
導通し続け、ヒユーズ１３が切断するまで電流は流れ続
ける。
導通し続け、ヒユーズ１３が切断するまで電流は流れ続
ける。
また電圧Ｖ ｌ ７が単発性パルスで連続的に異常電圧
となるものとする。
となるものとする。
異常電圧抑制動作は前述と同様であるが、単独のパルス
状異常電圧の期間Ｔｖが上述期間τｄよりも短いと仮定
する。
状異常電圧の期間Ｔｖが上述期間τｄよりも短いと仮定
する。
飼えば抵抗器４１（１Ｍ、２）を抵抗器４３（１０に、
２）に比して抵抗値をかなり大きくしておくとコンデン
サ３９の放電時間は充電時間よりもかなり長い。
２）に比して抵抗値をかなり大きくしておくとコンデン
サ３９の放電時間は充電時間よりもかなり長い。
そのため電圧Ｖ１７がパルス状で連続的に異常電圧とな
れば数発目のパルスによって異常電圧応答回路３３のト
ランジスタ３５が導通し、その後のＳＣＲ的動作は上述
の場合と同様である。
れば数発目のパルスによって異常電圧応答回路３３のト
ランジスタ３５が導通し、その後のＳＣＲ的動作は上述
の場合と同様である。
ダイオード５５は負荷に逆電圧のかかるのを阻止するた
めのものであり、その場合該ダイオード５５を介してト
ランジスタ５３があたかも逆接続トランジスタとして働
くようになっている。
めのものであり、その場合該ダイオード５５を介してト
ランジスタ５３があたかも逆接続トランジスタとして働
くようになっている。
またコンデンサ２７はスピードアップ用である。
なお連続的なパルス状の異常電圧に対してＳＣＲ的動作
をなさしめない場合は、抵抗器４１の抵抗［直を小さく
してコンデンサ３９の放電時間を短かくすればよい。
をなさしめない場合は、抵抗器４１の抵抗［直を小さく
してコンデンサ３９の放電時間を短かくすればよい。
また、ヒユーズ１３は他の非復帰側ブレーカであっても
よい。
よい。
以上詳述する如く本考案によれば、大電力容量を有する
電流制御素子を必要とすることなく、また構成簡単な電
源保護回路を実現でき実用に供して極めて効果大である
。
電流制御素子を必要とすることなく、また構成簡単な電
源保護回路を実現でき実用に供して極めて効果大である
。
図は本考案の一実施例による電源保護回路のブロック図
で、１１：電源、１３：ヒユーズ、１５：負荷、２１：
異常電圧検出器、３３：異常電圧応答回路、４γ：電圧
制限器である。
で、１１：電源、１３：ヒユーズ、１５：負荷、２１：
異常電圧検出器、３３：異常電圧応答回路、４γ：電圧
制限器である。
Claims (1)
- 電源と負荷との間に接続された電流遮断器と、該電流遮
断器の出力側に接続され、該出力側の電圧が所定瞳を越
す異常電圧の期間第１出力信号を発生する異常電圧検出
器と、該異常電圧検出器に接続され第２出力信号を発生
する制御回路と、該制御回路と該出力側との間に接続さ
れ、該第２出方信号に応答して充放電し、充電電圧が一
定［直に達した時第３出力信号を発生する充放電回路と
、該第２出力１ぎ号に応答して該負荷の両端電圧を制御
する電圧制限器とから成り、該制御回路は該第１、第３
出力信号に応答して該第２出力信号を発生することを特
徴とする電源保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978051514U JPS5930581Y2 (ja) | 1978-04-19 | 1978-04-19 | 電源保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978051514U JPS5930581Y2 (ja) | 1978-04-19 | 1978-04-19 | 電源保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54153335U JPS54153335U (ja) | 1979-10-25 |
| JPS5930581Y2 true JPS5930581Y2 (ja) | 1984-08-31 |
Family
ID=28941006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1978051514U Expired JPS5930581Y2 (ja) | 1978-04-19 | 1978-04-19 | 電源保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5930581Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3539865A (en) * | 1968-11-12 | 1970-11-10 | Roband Electronics Ltd | Crowbar protection device |
-
1978
- 1978-04-19 JP JP1978051514U patent/JPS5930581Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3539865A (en) * | 1968-11-12 | 1970-11-10 | Roband Electronics Ltd | Crowbar protection device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54153335U (ja) | 1979-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4429339A (en) | AC Transistor switch with overcurrent protection | |
| US4513241A (en) | Foldback current limiting driver | |
| JPH0464209B2 (ja) | ||
| JPS5930581Y2 (ja) | 電源保護回路 | |
| US4146829A (en) | Battery dissipation limiter circuit | |
| US3538426A (en) | Series regulator with current limiter | |
| US4258276A (en) | Switching circuit for connecting an AC source to a load | |
| JPS6053488B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| JPH07147726A (ja) | 半導体装置の過電圧制限回路 | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JPH03214067A (ja) | 電源装置 | |
| JPS6378208A (ja) | 直流電源装置 | |
| KR940012092A (ko) | 바람직하지 않은 입력 오버슈트 전압으로부터 프로그램가능 논리소자를 보호하는 보호장치 및 방법 | |
| KR930001681Y1 (ko) | 정전압용 트랜지스터 보호회로 | |
| SU1188718A1 (ru) | Двухступенчатый стабилизатор напр жени посто нного тока | |
| JPH0546097Y2 (ja) | ||
| JPS5838415Y2 (ja) | スイツチングレギユレ−タ | |
| SU1748242A1 (ru) | Усилитель-ограничитель | |
| JPH0646235Y2 (ja) | トランジスタインバ−タ | |
| JPH0470115B2 (ja) | ||
| KR900009626Y1 (ko) | 전원 라인 보호 회로 | |
| JPH07303327A (ja) | 出力トランジスタの過電流保護回路 | |
| KR20010023993A (ko) | 집적된 전력 증폭기 스테이지를 제어하기 위한 방법 및장치 | |
| JPS6122762A (ja) | 過電流保護回路 | |
| JPS61245222A (ja) | 定電圧電源回路 |