JPS5928292A - 磁気バブルメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は磁気バブルメモリ装置、特に記憶内容の具なる
磁気バブルメモリ素子を制御するに好適な制御１回路を
備えた磁気バブルメモリ装置に関するものでおる。

一般に磁気バブルメモリは、基本的にはシフトレジスタ
形のメモリであり、磁気バブルメモリ素子の面内で回転
するいわゆる回転磁界に同期して磁気バブルを１ビツト
ずつ転送させる。また、この磁気バブルメモリ素子は、
メジャー・マイナ方式の構成をとることが一般的であわ
、磁気バブルを制御するための各種の機能、例えば、磁
気バブルを発生させるジェネレータ、磁気バブルを消滅
させるアナイアレータ、磁気バブルを分割させるレプリ
ケータ、メジャールーズからマイナループへ磁気バブル
を移し換えるトランスファインダート、またその逆の移
し換えを行なうトランスファアウトゲートおよび磁気バ
ブルを検出させるディテクタ等の機能を有している。そ
して、これらの機能を有する磁気バブルメモリ素子を駆
動させるためには、上述したように回転磁界に同期して
動かすので、各種の機能にそれぞれ対応する定数が必要
となる。

第１図は従来より提案されている書き込みライン、読み
出しラインを有するメジャー・マイナループ形の磁気バ
ブルメモリ素子の一例を示す要部拡大平面図である。同
図において、１は磁気バブルメモリ用のマイナループ、
２は磁気バブルｔき込みライン、３は読み出しライン、
４は書き込みライン２上に磁気バブルを発生させるジェ
ネレータ、５は書き込みライン２上に書き込まれた磁気
バブルをマイナループ１に移し変えるトランスファイン
ダート、６はマイナループ１上の磁気バブルを読み出し
ライン３上に移し変えるトランス７アアウトゲートおよ
び読み出しライン３上の磁気バブルを分割してその一部
をマイナループ１に戻すレプリケートゲートの２つの機
能を有すゐレプリケータ／トランスファアウトゲート、
Ｔは磁気バブルを検出するディテクタである。

このように構成された磁気バブルメモリ素子を動作させ
るには次のような定数が必要である。すなわち、マイナ
ループ１内のビット数ｍ、マイナループ１の数ｔ、ジェ
ネレータ４からトランスファインダート５″＆でのビッ
ト数ｎｌ　　、レプリケータ／トランスファアウトゲー
ト６からディテクタＴまでのビット数ｎ２＋　　レプリ
ケータ／トランスファアウトゲート５からトランスファ
インダート５までのビット数ｎ３　がそれぞれ必要とな
る。

そして、磁気バブルメモリ装置においては、動作させる
のに必要か上述したこれらの定数は、図示しない制御回
路の中に設定されておｐｌこの定数により、磁気バブル
メモリ素子の制御、すなわち各種機能に必要なパルス信
号の発生の制御を行なっていた。

３− しかしながら、これらの定数は、磁気バブルメモリ素子
の設計によって決まる固有な値であり、当然バブルメモ
リの記憶容量などが違う異なるタイプの磁気バブルメモ
リ素子を同一の制御回路で行なうことはできず、したが
って磁気バブルメモリ素子の定数を新に設定するための
回路の変更が必要となる。また、最近では、同一記憶装
置において、容量の異なる磁気バブルメモリ素子を自由
に差し換えて使用する要請に対して、従来の制御回路に
定数を設定しておく使用方法では記憶容量の異なる磁気
バブルメモリ素子の使用が不可能となる。

したがって本発明は上記従来の欠点に鑑みてなされたも
のであり、その目的とするところは、容量の異なる磁気
バブルメモリ素子を差し換えても動作させることのでき
る制御回路を備えた磁気バブルメモリ装置を提供するこ
とにある。

このような目的を達成するために本発明は、磁気バブル
メモリ素子の定数を制御回路に最初から設定ｌ−ておく
のではなく、磁気パズルメモリの記４− のである。すなわち、磁気バブルメモリ素子自体に定数
を記憶させ、磁気バブルメモリの動作に先立ち、この定
数を読み出し、制御回路の定数設定用メモリに設定する
方式を用いることによｐ１定数の異なる磁気バブルメモ
リ素子を差し換えても制御可能としたものである。

以下、本発明を実施例を用いて詳細に説明する。

第２図は本発明による磁気バブルメモリ装置の一例を説
明するための基本的な回路構成図を示したものである。

同図において、１１は磁気バブルメモリ素子、１２は磁
気バブルメモリ素子１１の各種機能を動作させるのに要
する必要なタイミングを発生させるタイミンク制御回路
、１３はタイミング制御回路１２から出力されたタイミ
ング信号に対応して磁気バブルメモリ素子１１に所要の
パルス電流２回転磁界等を駆動させる電流を発生する駆
動回路、１４は磁気バブルメモリ素子１１に記憶された
必要な定数を読み出すために磁気バブルメモリ素子１１
のインデックスを検出するインデツクス検出回路、１５
はインデックス検出回路１４から出力されたインデック
ス信号により動作を開始するビットカウンタ、１Ｂはビ
ットカウンタ１５のカウンタ情報をもとに定数の記憶さ
れている番地を確認する定数弁別回路、１Ｔは磁気バブ
ルメモリ索子１１の情報を記憶させる定数記憶回路であ
る。

このように構成された磁気バブルメモリ装置において、
磁気バブルメモリ素子１１を動作させるには、まず、タ
イミング制御回路１２で必要なタイミングを発生させ、
このタイミングによｐ駆動回路１３からパルス電流９回
転磁界の駆動電流等を供給する。そして、磁気バブルメ
モリ素子１１からインデックス検出回路１４へ磁気バブ
ルメモリ素子１１に必要な定数を読み出し、インデック
ス信号が検出されると、その信号により動作を開始する
ビットカウンタ１５により磁気バブルメモリ素子１１内
に定数を記憶している番地を知ることがで責る。次に定
数弁別回路１６においてビットカウンタ１５のカウンタ
情報をもとに定数の記憶されている番地を確認し、その
ときの磁気バブルメモリ素子１１の情報を定数記憶回路
１Ｔに記憶させることができる。そして、−変定数が定
数記憶回路１Ｔにセットされると、この定数をもとにタ
イミング制御回路１２は磁気バブルメモリ素子１１を制
御していくことになる。

第３図は第２図で説明した磁気バブルメモリ素子１１の
中に定数を記憶させるための特別なループを有する磁気
バブルメモリ素子１１の要部拡大平面図でおる。同図に
おいて、第１図と異なることは、データ記憶用のマイナ
ルーブ１とは独立したインデックス記憶および磁気バブ
ルメモリ素子１１の定数記憶用のマツグループ８を有し
ていることである。９はマツプループ８にデータを書き
込むためのマツプループ用ジェネレータであ勺、１０は
マツグループ８の情報を分割し、一部を読み出し之イン
３に移すためのマツグループ用レプリケータである。こ
の場合、このマツプループ８ニハ、マイナルーブ１のＯ
番地を示すためのインデックスビットと、このインデッ
クスビットに続７− いて一定のフォーマットで磁気バブルメモリ素子１１の
定数が書き込まれている。

次に、このマツグループ８の読み出しおよびマツプルー
プ８のデータの詳細について第４図を用いて説明する。

第４図には第３図で説明したマツグループ用レプリケー
タ１０のパルスとストローブパルスおよびディテクタ７
におけるマツプループ８からの磁気バブル出力の様子を
示したものである。第３図において、第４図に示すよう
なマツグループ８のデータを読み出すためには、マツグ
ループ用レプリケータ１０に同図（＆）に示すレプリケ
ータパルスを連続して流し、マツプループ８内に書き込
まれでいる磁気バブルを連続して読み出しジイン３に移
していくと同時に磁気バブルを検出するだめの同図（ｂ
）に示すストローブパルスを連続して加える。この場合
、マツプループ用レプリケータ１０の位置からディテク
タ７の位置までの磁気バブルが転送するには、所定のピ
ット数が必要である。したがって、マツプループ用レプ
リケータ１０にレプリケータパルスを流して先頭のデー
８　＝ 一タがディテクタに到達するまではディテクタＴＯ出力
は０である。第４図において、磁気バブル出力のうち実
線は覧１″（バブル有）を、また破線は”０”（パズル
なし）を示している。そして、一定時間が経ちマツプル
ープ８のデータがディテクタγに到達すると、ディテク
タ７はマツグループ８のデータを検出し始める。一方、
マツプループ８に４次のような形式でインデックスデー
タおよび磁気バブルメモリ素子の定数が省き込まれてい
る。すなわちインデックスビットは８ビツト連続して１
１″を書亀込んでいる。そして、最後の１１１１のとき
０番地を示す。また、磁気バブルメモリ素子の定数は続
いて８ビツトずつの番地を使って書き込まれている。た
だし、第４図の例では定数に必要なビット数は上記８ビ
ツトのうち７ビツトであり、上位の１ビツトは必ず１０
゛′　とじている。すなわち、定Ｐｎ＋　は０１１１０
１０１．定数ｎ２は０００１１１１０　　としている。

このようにすることにより、定数領域には龜１“が連続
して８ビツト存在することはなく、シたがってインデツ
クスルーブと間違うことは絶対にない。この場合、イン
デックス検出回路１４（第２図参照）では、連続した８
ビツトの１１″が検出されると、インデックス検出信号
を発生し、この信号によｐビットカウンタ１５がリセッ
トされることになる。したがって必要な定数の個数の分
だけ連続してマツプループ８に書き込んでおくことがで
きる。ただし、定数の意味付けは最初から定義（〜てお
く必要があり、容量が異なる磁気バブルメモリ素子を使
用１〜ても、この定数の意味付けは合せなければならな
い。例えば、最初の８ビツトは定数ｎｌ＋　　次は定数
ｎ２　、・・・・　というように予め決めておかなけれ
ば、実際にタイミングを制御することはできない。

１ｇ５図は上述した定数の読み取りについてさらに詳し
７い回路を示したものである。同図において、２１はイ
ンデックスカウンタであり、とのカウンタ２１はＣＬＥ
ＡＲ端子に１Ｌ″が入力されると、リセットされ、つま
り内部状態が０となり、ＵＰ端子にｓＨ’が入力される
と、カウント動作を行ない、カウンタが最大（この場合
は８）になると、ＣＡＲＲＹ信号を発生する。２２はフ
リップフロップであり、このフリップフロップ２２はＣ
ＡＲＲＹ信号によりセットされる。２３は８ビツトのカ
ラの出力が入力されており、ＣＬＫ信号によ＃）１ビツ
トずつシフトしてゆく。２５は定数ｎｌの記憶回路、２
６は定数ｎ２の記憶回路である。なお、２１は′ｇ＆気
バブル出力を入力とするインバータ、２ＢはＣＬＫ信号
とインバータ２１０反転値号とを入力とするＮＡＮＤゲ
ート、２８はＣＬＫ信号と磁気バブル出力とを入力とす
るＮＡＮＤゲート、３０はＣＬＫ　信号と７リツプ７０
ツブ２２のＱ出力とを入力とするＡＮＤゲート、３１，
３２．３３１１カウンタ２３の出力を入力とするインバ
ータ、３４はインバータ３１．３２．３３とカウンタ２
３の出力を入力とするＡＮＤゲートである。

このような構成において、インデックスカウンタ２１に
はＮＡＮＤゲート２９によ、りＣＬＫｆＩ号１１− とバブル出力のＡＮＤ信号とが入力されているので、Ｃ
ＬＫ信号に同期してバブル出力が％１″のときカウント
する。一方、このインデックスカウンタ２１のＣＬＥＡ
Ｒ端子にはインバータ２７によシ反転されたパズル出力
、すなわちバブル出力の％０“とＣＬＫ信号とをＮＡＮ
Ｄゲート２８によ、Ｑ　ＡＮＤ　をとりその出力が入力
されており、バブルの出力が１０″のときカウンタ２１
はリセットされることになる。したがって、カウンタ２
１が最大８となると、すなわち連続した８個の１１″が
入力されると、ＣＡＲＲＹ信号が発生することになり、
インデックス信号を検出することができる。このＣＡＲ
ＲＹ信号が第４図に示すインデックス検出信号である。

そして、このＣＡＲＲＹ信号によｐビットカウンタ２３
がリセットされる。またフリップフロップ２２がセット
され、この出力はＡＮＤゲート３０によりＣＬＫ信号と
ＡＮＤ　　をとっているので、７リツプ７０ツブ２２が
セットされると、ＣＬＫ信号がビットカウンタ２３に入
力されることになる。したがってビットカウンタ１２− ２３がＣＬＫ　９号によυカウント動作が行なわれる。

なお、この場合、フリップフロップ２２は動作に先立ち
ＲＥ８ＫＴ信号によりリセットしておく。

そして、ビットカウンタ２３がカウントを開始すると、
カウンタの内容が８になると、すなわちインデックを検
出して８ビツト後にＡＮＤゲート３４から信号が発生す
る。この場合、ビットカウンタ２３の内容が８になった
ことを検出するためのデコーダがインバータ３１，３２
．３３および尤のゲート３４からなっている。そして、
ビットカウンタ２３の内容が８ということはＱＡ　ｒ　
ＱＢ　　ＩＱＣ，ＱＤがそれぞれＢｏｌｌ　　、　　＠
ＯＮ　　、　　隻ＯＮ　　。

ｉ１″　であり、このＱＡ、ＱＢ、ＱＣをそれぞれイン
バータ３１，３２．３３で反転すると、％１″＠　Ｉ　
Ｉ＋　　、　　６１　Ｉ＋　　となる。し九がって、Ａ
ＮＤゲート３４の入力はカウンタの内容が８のとき全て
％１゛′になり、出力に隼１″の信号が発生する。

この信号によ’）、ｎｘ記憶回路２５にシフトレジスタ
２４の内容が書き込まれる。またこのシフトレジスタ２
４にはバブル出力が順次送り込まれてお９、このシフト
レジスタあの内容は常に最も新しい８ビツトのバブル出
力データとかつている。

したがってｎｌ記憶回路２５には、定数ｎ！が記憶され
る。同様にしてビットカウンタ２３から８ビツト毎に信
号が発生し、定数ｎ２　、　ｎ３　　・・・・と記憶し
ていくことができる。

このような構成によれば、磁気バブルメモリ素子の定数
には無関係にマツ・プループ用レプリケータパルスを流
し、検出器にストローブ信号を加えるのみで、定数の設
定を行なうことができるので、定数の異なる磁気バブル
メモリ素子を用いても、任意に定数の読み出しと設定が
可能であｐ１一つの制御回路において、容量と定数の異
なる磁気バブルメモリ素子も自由に差し換え可能となる
。

なお、定数の読み出しおよび設定は第５図に示した回路
によって実現できるばかりでなく、ソフトによっても実
現できる。第６図はソフトで行なう場合の手順を示すフ
ローチャートである。すなわち同図において、ステップ
１００　で磁気パズルメモリ素子のスタートによシ磁気
バブルメモリ素子の出力をチェックし、出力データが同
シであればステップ１０１　でインデックスカウンタを
０にする。そして、出力データが１１“であればステッ
プ１０２でインデックスカウンタを＋１する。

これを繰り返しながら、インデックスカウンタが８にな
る（連続して８個の１１′′が検出される）とステップ
１０３でビットカウンタを０とする。

次にステップ１０４で磁気バブルメモリ素子の出力をシ
フトレジスタにセットし、ビットカウンタが７かどうか
をチェックし、もし７でなければステップ１０５でビッ
トカウンタに１を加え、さらニハブル出力をシフトレジ
スタにセラトスる。この動作を加えながらビットカウン
タが７になると、ステップ１０６でシフトレジスタの内
容を定数記憶回路にセットする。この後、続けて必要な
定数の個数だけ仁の動作を行うことにより、定数ｎｌ＋
ｎ２　　、・・・・　と設定してｈくことが可能となり
、この所要定数設定後、ステップ１０７　で動作が終了
する。

以上説明したように本発明によれば、メモリ定１５− 数の異なる磁気バブルメモリ素子管自由に差し換えて使
用することができるので、メモリ容量の異なる磁気パズ
ルメモリカセットを１台の制御装置で使用可能となる。

したがって、今後磁気パブルノモリ素子の容量が２５６
Ｋｂ、ＩＭｂ、４Ｍｂ−・と増大しても、磁気バブルメ
モリ素子を使用している装置の容量増加が極めて容易に
行なうことができるという極めて優れた効果が得られる
。

【図面の簡単な説明】

ｊｇ１図は磁気バブルメモリ素子の一例を示す要部拡大
平面図、第２図は本発明による磁気バブルメモリ装置の
一例を示す要部構成図、第３図は定数記憶ループを有す
る磁気バブルメモリ素子の要部拡大平面図、第４図は定
数読み取シを示すタイムチャート、第５図は定数読み取
９回路の一例を示すブロック図、第６図は定数読み取り
ｔ−ソフトで行なう場合のフローチャートの一例でおる
。 Ｔ・−・・ディテクタ、８１Ｉ＠１１轡マツグループ、
９　＊　ｅ　争・マツプループ用ジェネレータ、１０・
―・・マツプループ用レプリケータ、１１１６− ・・・・磁気バブルメモリ素子、１２・・・・タイミン
グ制御回路、１３・・・・駆動回路、１４・・・・イン
デックス検出回路、１５・・Φ・ビットカウンタ、１６
・・・・定数弁別回路、１７・・・・定数記憶回路、２
１・・・・インデックスカウンタ、２２・・・・ソリツ
ブフロップ、２３・−・・ビットカウンタ、２４・嗜・
◆シフトレジスタ、２５・・・・旧記憶回路、２６・・
・・ｎ２記憶回路、２７・・・・インバータ、２８　．
２９−−−−ＮＡＮＤゲ−）、３Ｑｅ＊＊　拳ＡＮＤゲ
ート、３１，３２，３３・・φ・　インバータ、　３４
　・　拳　・　・ＡＮＤ　ゲート。 第５図 −５２９− 第６図

Claims (1)

【特許請求の範囲】
1. 複数の記憶ループのうち定数を記憶させる特定のループ
   をマツプループとして設けた磁気バブルメモリ素子と、
   前記磁気バブルメモＩＪ　−ｉＫ子の各種機能を動作さ
   せるタイミングを発生するタイミング制御回路と、前記
   タイミング制御回路から出力されたタイミングで前記磁
   気バブルメモリ素子の各種機能全動作させる駆動回路と
   、前記磁気バブルメモリ素子のマツプループに記憶され
   た定数のインデックスを検出するインデックス検出回路
   と、前記インデックス検出信号により前記磁気バブルメ
   モリ素子を動作させるビットカウンタと、前記ビットカ
   ウンタ情報をもとに前記磁気バブルメモリ素子内の定数
   の記憶されている番地を確認する定数弁別回路と、前記
   確認された定数を記憶させかつ前記タイミング制御回路
   に該記憶信号を設定する定数記憶回路とを具備し、前記
   特定のマツプループを連続して読み出し、特定番地全認
   識して前記タイミング制御回路のマイナルーブカウンタ
   を対応する特定番地にセットした後、この特定番地を基
   準と１〜て前記磁気バブルメモリ素子の動作に必要力定
   数を読み取り、前記タイミング制御回路に該定数を設定
   することな特徴と［７た磁気バブルメモリ装置。