SE408118B - Anordning for vegsokning i ett tidsuppdelat kopplingssystem innefattande en central dator - Google Patents

Description

15 20 25 30 35- 40 7015læl|8-9 består av flera omkopplare, vilka alla har samma inre struktur, som tillåter växling av tidkanal i varje steg, varjämte central- minnet innehåller beläggningstillstånden för alla mellanomkopp- larna. I Föreliggande uppfinning avser en anordning för vägsökning av inledningsvis angivet slag, där nämnda steg består av ett in- gångssteg, ett mellansteg, och ett utgångssteg, varvid ingångs- steget innefattar n ingângs-tidomkopplare med n ingångar och högst 2n-1 utgångar, och mellansteget innefattar högst 2n-1 mellantidomkopplare med n ingångar och n utgångar, samt ut- gångssteget innefattar n utgångs-tidomkopplare med högst 2n-1 ingångar och n utgångar, och varvid varje ingångs-tidomkopp1a- re och varje utgångs-tidomkopplare, via en mellannätlinje är ansluten till alla mellan-tidomkopplarna, samt varvid alla tid- omkopplare har analog inre struktur och innefattar ett buffert- minne och ett styrminne.

Vägsökningsanordningen enligt uppfinningen kännetecknas väsentligen av att den innefattar: ett minnesblock innehållande ett antal ord svarande mot to- tala antalet mellannätlinjer, varvid varje ord innehåller lika många bitar som det finns tídkanaler i en mellannätlinje så att minnesblocket i varje ögonblick innehåller beläggningstillstån- den för mellannätlinjerna och deras tídkanaler för hela tids- uppdelnings-förbindningsnätet, ett logikblock för logiska besluts- och styrfunktioner, vil- ket i permanent förbindelse med den centrala datorn sekvensiellt bestämmer och styr de olika organen i anordningen, ett adressregister för väljningsomkopplare anordnat att rea- agera för nämnda logikblock för logiska besluts- och styrfunk- tioner, för selektiv lagring av adresserna för ingångs-, mellan- och utgångs-tidomkopplarna, en adressavkodare, kopplad till nämnda adressregister för väljningsomkopplare, och anordnad för att möjliggöra åtkomst till nämnda minnesblock, ett läs/skrivregister, kopplat till minnesblocket, för selek- tiv läsning och skrivning av ett minnesord ur resp. i minnes- blocket, 7 ' en krets för väljning av ledig tidkanal, kopplad till läs/ skrivregistrets utgång, _ ett tidkanalnummer-register för lagring av numret för den 10 15 20 25 30 35 40 7015448-9 tidkanal som skall inskrivas eller raderas i nämnda minnesblock, en decimal/binär-avkodare, inkopplad mellan nämnda tidkanal- väljningskrets och tidkanalnummerregistrets ingâng¿ en binär/decimal-avkodare, inkopplad mellan tidkanalnummer- registrets utgång och läs/skrivregistrets ingång, varvid vägsökningsanordningen utför en vägsökning före upprättan- det av en kommunikatíonuförbindnluu mellan en ingfingn-Lidomkupp- lare och en utgångs-tidomkopplare och en vägfrigöring vid av- slutande av en kommunikationsförbindelse.

Ett utföringsexempel på uppfinningen skall förklaras närma- re nedan under hänvisning till ritningarna, där fig. 1 visar ett blockeringsfritt kopplingsnät, på vilket uppfinningen kan tillämpas; fig. 2 visar den inre uppbyggnaden av en mellan-om- kopplare; fig. 3 visar ett principschema för ett centralt be- läggningsminne och därmed förenade logiska funktioner enligt uppfinningen; fig. 4 visar uppbyggnaden av ett logiskt block för beslut och styrning enligt uppfinningen; fig. 5 visar en an- ordning av register enligt uppfinningen som möjliggör adresse- ring av ett kodat ord med 32 binära element, där varje register är anslutet till en binär-decimal-avkodare; fig. 6 visar minnes- blocket enligt uppfinningen; och fig. 7 visar ett läs/skriv-re- gister, en väljarkrets och ett tidkanalregister enligt uppfin- ningen.

Figurerna 1 och 2 har till uppgift att underlätta förståel- sen av texten. > Pig. 1 visar en uppbyggnad av ett tidsuppdelnings-förbind- ningsnät utan blockering. I en sådan uppbyggnad innefattar en ingångs-omkopplare CDi n ingångar och ?n-1 utgångar, en mcl- lanomkopplare CIk n ingångar och n utgångar, och en utgångs- omkopplare CSj 2n-i ingångar och n utgångar.

I fig. 1 är mellanomkopplarna CIk ansluten till ingångs- omkopplaren CEi genom den inkommande mellannätlinjen LREIi och till utgângsomkopplaren CSj genom den utgående mellannätlinjen LRSIj.

Vid vägsökning känner man den anropande och den anropade och följaktligen de omkopplare CEi och CSj till vilka dessa är anslutna; det gäller då att finna en mellanomkopplare CIk som har en ledig tidkanal på den inkommande nätlinjen LREIi och en ledig tidkanal på den utgående nätlinjen LRSIj. Vägsökningen innebär att denna operation successivt utföres på alla mellan- 10 15: 20 25 30 .35 ,H0 70154118 -9 omkopplare med början från den första, CI1.

Pig. 2 visar kopplingsschemat för mellanomkopplaren CI1, för det speciella fallet med ett nät med blockering som i varje steg innefattar 32 omkopplare med 32 nätlinjer; den senare inne- fattar 32 ingângsregister REI1 - REI32, varvid varje ingângsre- gister är anslutet till sin ingångsomkopplare via en nätlinje, såsom LREIi, och 32 utgångsregister RSI1 - RSI32, varvid varje utgângsregister är anslutet till sin utgångsomkopplare via en 'nätlinje, såsom LRSIj. Dessutom är till 32 ingångsregister ett buffertminne MTI1 anslutet, och till 32 utgångsregister är ett styrminne MCI1 anslutet. Buffertminnet innefattar 32 elementar- minnen (ett för varje nätlinje) som vardera innefattar 32 ord (ett per tidkanal), varvid varje ord är sammansatt av flera bi- nära element. Sammalunda gäller för styrminnet MCI1.

Följande beskrivning avser för enkelhets skull det speciel- la fallet med ett blockerande nät innefattande 32 omkopplare med 32 nätlinjer i varje steg.

Pig. 3 visar funktionen hos beläggningstillståndsminnet och därmed förenade logiska funktioner; detta innefattar flera delar: - ett block BLDC för logiska besluts- och styrfunktioner, - en registeranordning för adresseringen av orden i minnet inne- fattande: a) en del ACI med 5 binära element motsvarande adressering- en av mellanomkopplarna eller deras nummer, ' b) en del ACE eller ACS med 5 binära element motsvarande adresseringen av ingångs- eller utgângsomkopplarna som skall anslutas, dvs numret på den mellannätlinje som användes för för- bindelsen, c) en“del LRÉ eller LRE med ett binärt element som anger om det gäller en inkommande nätlinje på mellanomkopplaren (LREI) eller en utgående nätlinje på mellanomkopplaren (LRSI). - en adressavkodare DA med uppgift att i decimalsystemet ange numret på mellanomkopplaren och numret på den inkommande mellan- nätlinjen, vilka mottages i binär form, - ett centralt beläggningsminne eller minnesblock MCO med 2048 _ ord med 32 binära element (2x32 nätlinjer (LREI och LRSI) per mellanomkopplare och 32 mellanomkopplare), - ett läs/skriv-register RLE som är anslutet till minnesblocket MCO, 10 15 20 25 30 35 HU 7015448-9 - en krets CC för val av tidkanal vid det första lediga binära elementet (nollställt element) med början från vänster i regist- ret RLE, och för binärkodning av det decimala numret på detta binära element (5 binära element för de 32 möjliga positionerna), - ett tidkanalnummerregister RVT som är förenat med en decimal- -binärkodare CDB och en binär-decimal-avkodare DBD.

Informationerna från den centrala datorn mottages via för- bindelserna RCC och de informationer som sändes till den centra- la datorn sändes via trådarna ECC.

Pörbindelserna mellan minnet MCO och registret RLE utgöres av 32 trådar IL för läsinformation och 32 trådar IE för skriv- information.

De andra förbindelserna kommer att beskrivas i detalj i an- slutning till figurerna U-7, speciellt fig. Hc.

Pig. H visar uppbyggnaden av logikblocket för beslut och styrning, vilket i fig. 3 är betecknat BLDC. Detta organ inne- fattar i själva verket tre delar: - i fig. ha visas en anordning av register RRI för mottagning av information som kommer från den centrala datorn för styrning av en telestation. Detta register innehåller två binära element FO, vilka anger den funktion som skall utföras, dvs antingen en vägsökning och/eller en radering av binära element avseende kopplingsvägbeläggning vid frigöring. I detta senare fall motta- ger blocket BLDC: - numret på mellanomkopplaren ACIr, - numret på utgångsomkopplaren ACSj, som bestämmer numret på den utgående nätlinjen LRSIj hos mellanomkopplaren, - numret på ingångsomkopplaren ACEi, vilken bestämmer numret på den inkommande nätlinjen LREIi-hos mellanomkopplaren, - numret på tidkanalen VTl på den inkommande nätlinjen LREIi, - numret på tidkanalen VTm på den utgående nätlinjen LRSIj.

Vid en vägsökning mottager blocket BLDC endast: - funktionen FO, I - numret på utgângsomkopplaren ACSj och numret på ingångsomkopp- laren ACEi, - vägsökningen består i bestämning av numret ACI och numren på VTl och VTm.

Trâdarna 1 ger ACI-numret med fem binära element och leder till registret ATI i fig. 3. Trådarna 2 eller 3 bestämmer ACSj-numret eller ACEi-numret med fem binära element och leder 10 15 20 25 30 35 40 7015448-9 till registret ACE eller ACS i fig. 3. Trådarna 4 för VTl och VTm med vardera fem binåra element anger en tidkanal bland 32 _ och leder till registret RVT i fig. 7. Ingångsinformationerna anländer till den centrala styrdatern via trådarna RCC. p I fig. Hb visas en registeranordning RCI för informations- -såndning, som användes efter en vägsökning. Ett register ACIE mottager numret på den mellanomkopplare som har bestämts och numren på tidkanalerna VTl och VTm via nätlinjerna LREIi och LRSIj hos denna mellanomkopplare. Trådarna 5 med fem binära ele- ment anger mellanomkopplaren och utgår från registret ACI i fig. 5. Trådarna 6 avseende VTl och VTm anger en tidkanal bland 32 (fem binära element) och utgår från registret RVT i fig. 7, - i fig. Hc visas en sekvensstyrkrets CCS för de logiska opera- tionerna för vägsökningcn och vägfrigöringcn. Denna sckvcnskrets nollställer vid vägsökning ett register ACI i fig. 5 och överför innehållet i ACSj eller ACEi i mottagningsregistret RRI (fig. Ha) till ett register ACS eller ACE i fig. 5. Den utför likaså alla de operationer som beskrives detaljerat nedan under funktionen: - trådarna nr 7 styr framstegningen av registret ACI i fig. 5. - trådarna nr 8 styr överföringen från registret ACIR (mottag- ning) i fig. Ra till registret ACI i fig. 5. 7 - trådarna nr 9 styr överföringen från registret ACSj i fig. ßa _till registret ACE eller ACS i fig. 5. - trådarna nr 10 styr överföringen från registret ACEi i fig.

Ha till registret ACE eller ACS i fig. 5. - trådarna nr 11 styr överföringen från VTl (fig. Ha) till re- gistret RVT i fig. 7. - trådarna nr 12 styr overföringen från VTm (fig. Ha) till re- gistret RVT i fig. 7. - trådarna nr 13 styr läsningen i minnesblocket i fig. 6. - trådarna nr 14 styr skrivningen i minnesblocket i fig. 6. - trådarna nr 15 styr överföringen från registret ACI i fig. 5 till registret ACI (sändning) i fig. Hb. - trådarna nr 16 styr överföringen från registret RVT (fig. 7) till registret VT1 i fig. Mb. _ - trådarna nr 17 styr överföringen från registret RVT (fig. 7) till registret VTm (sändning) i fig. Hb. - trådarna nr 18 styr överföringen av decimal-binär-kodarens utsignaler till registret RVT (fig. 7). - trådarna nr 19 styr inskrivningen av "O" i binär-decimal-av- 10 15 20 25 30 35 40 7015448-9 kodaren för numret hos VT (fig. 7). - trådarna nr 20 styr inskrivningen av en "1" i binär-decimal- avkodaren för numret hos VT (fig. 7). g - trådarna nr 21 styr "O"-ställningen i ACI (fig. 5). - trådarna nr 22 styr "O"-ställningen eller “1"-ställningen för valet LRE eller LRS (fig{ 5)- I Pig. 5 visar i närmare detalj den del i fig. 3 som avser minnesblockets adressregister med binär-decimal-avkodningen.

Registret ACI (adress för mellanomkopplare) kan mottaga en infor- mation parallellt (fem trådar) via trådarna 1 från mottagninga- registret RRI, fig. Ha, vid frigöring av en kopplingsväg; vid en vägsökning kan registret ACI fungera som räknarregister till- låtande räkning i binärsystemet från 0-31 under framstegnings- styrning från sekvenskretsen enligt fig. Hc via trådarna nr 7.

Registret ACE eller ACS (adressen för ingångs~ eller utgångs- omkopplaren) kan mottaga en information parallellt (fem trådar) via trådarna 2 eller 3 från mottagningsregistret RRI, fig. Ha, antingen från ACSj, eller från ACEi i beroende av om man avser undersöka en ledig tidkanal på en utgående linje LRSIj eller på en inkommande linje LREIi. _ Registren LRE eller LRS består av en enda vippa, som i po- sitionen "0" anger att det gäller ordet för beläggningstillstån- den hos en linje LREI, och som i positionen "1" anger att det gäller ordet för beläggningstillstånden hos en linje LRSI. Detta register placeras i 0-tillståndet eller i 1-tillståndet genom sekvenskretsen CCS, fig. Hc. Till registret ACI är ansluten en binär-defiimal-avkodare DCI, som omvandlar numret på mellanom- kopplaren till decimalsystemet. Till registret ACS eller ACE är ansluten en binär-decimal-avkodare DLRI, som omvandlar numret på mellannätlinjen till decimalsystemet. Var och en av dessa av- kodare har 32 utgångar; CIO-CI31 för avkodaren DCI och LRIO- LRI31 för avkodaren DLRI.

Pig. 6 visar närmare minnesblocket MCO. Med varje ord med 32 binära element i minnet MCO är förenad en logisk grindkrets med tre ingångar PCLE för styrning av läsning eller skrivning av den information som innehålles i detta ord. Denna information uppträder på minnets utgång på de 32 informationstrådarna eb0-eb31 för att överföras till läs/skriv-registret RLE (trådar- na IL i fig. 3). De tre insignalerna till dessa styrgrindkretsar PCLE utgöres av: 10 15 20 25 30 35 H0 7015448-9 a) utsignalen från avkodaren som är ansluten till regist- ret ACI, vilket ger mellanomkopplaren CIk, b) utsignalen från avkodaren som är ansluten till registret ACE eller ACS, vilket ger mellannätlinjen LRIi, c) utsignalen som anger om det gäller en linje LRSI eller en linje LREI, och som är tillräcklig för att bestämma ett visst bestämt ord i minnet.

De avkodare som är anslutna till registret ACI och till registret ACS eller ACE har vardera 32 utgångar, och det regis- ter som anger om det gäller en inkommande eller utgående nätlin- je, LREI eller LRSI, har två utgångar; samtliga kombinationer medför således 32 x 32 x 2 = ZOU8 grindkretsar med tre ingångar för läsning eller skrivning i minnesblocket.

Minnesblocket MCO innefattar således 2048 ord med 32 binä- ra element; det har på utgången 32 informationstrådar för läs- ning i minnet, och på ingången 32 informationstrådar för skriv- ning i minnet. Läsinformationstrådarna IL bildar ingångarna hos läs/skriv-registret, och skrivinformationstrådarna IE bildar ut- gångarna hos läs/skriv-registret (se ÉLE i fig. 3).

Läs- och skrivoperationerna utföres med hjälp av samma grindkrets med tre ingångar för adresseringen och med hjälp av en allmän styrsignal, antingen för läsning, eller för skrivning.

Detta förfarande för läsning eller skrivning användes antingen i temporärminnen med ferrit-kärnor, eller i temporärminnen med halvledare, exempelvis i MOS-teknik. Trådarna.för den allmänna styrsignalen för läsning CL (beteckningen 13) utgår från styr- sekvenskretsen i fig. Hc; samma sak gäller för trådarna för den allmänna skrivstyrsignalen CE (beteckningen lä). _ I Pig. 7 visar i närmare detalj läs/skriv-registret RLE, väl- jarkretsen CC och tidkanalregistret RVT med decimal-binär-koda- ren CDB och binär-decimal-avkodaren DBD, vilka är anslutna till detta.

Läs/skriv-registret RLE innefattar 32 vippor BO-B31; var och en av dessa vippor kan inställas med hjälp av en grindkrets antingen via läsinformationstrådarna IL från minnesblocket MCO (fig. 6) och i detta fall inställes de 32 vipporna samtidigt, eller via en styrsignal från binär-decímal-avkodaren DBD för tidkanalnumret¿ I detta senare fall är sryrsignalcn individuell, dvs endast en vippa instfillos, nämligen den som anges av DBD; inställningen är "1" eller "O" i beroende av om det gäller att 10 15 20 äs 30 35 H0 7015448-9 markera beläggning eller frígöring av un tidkanal.

Väljarkretsen CC innefattar 32 ingångar (vilka utgöres av de 32 utgångarna på registret RLE) och 33 utgångar; utgångarna 0-31 anger numret på den första lediga tidkanalen med början från vänster, och utgången 32 att ingen tidkanal år ledig på den undersökta mellannätlinjen. Väljarkretsen CC har sålunda till' uppgift att ange den första lediga tidkanalen på en linje under vägsökning. Denna väljarkrets består av ett nät av 0CH-grind- kretsar och inverteringskretsar i kaskadkoppling; utgången 0 anger att det binära elementet 0 är nollställt, sålunda att tidkanalen VTO är ledig; utgången 1 anger att det binära elemen- tet Ozär "1"-ställt och att det binära elementet 1 är nollställt, sålunda att tidkanalen VT1 är ledig; och på samma sätt upp till utgången 31, vilken anger att alla tidkanalerna VTO-VTBU är be- lagda men att VT31 är ledig; utgången 32 anger enligt ovan att alla tidkanalerna är belagda.

Skrivtrådarna IE1-IE31 utgår från utgångarna hos läs/skriv- registret RLE och bildar trådarna IE för läsning i minnet MCO.

Decimal-bínär-kodaren CDB är uppbyggd av fem ELLER-kretsar P1-P5. Denna möjliggör binärkodning med fem binära element av ett decimalt tal mellan 0 och 31. Insignalerna hos ELLER-kret- sarna utgöres av utsignalerna från väljarkretsen CC för den le- diga tidkanalen; man bildar ett kodningsnät på följande sätt un- der uttagning från utgångarna O-31: - för kretsen P1: utgångarna 1, 3, 5, 7, 9, 11, 13, 15, 17, 19, 21, 23, 25, 27, 29, 31. - och för kretsen P2: utgångarna 2, 3, 6, 7, 10, 11, 14, 15, 18, 19, 22, 23, 26, 27, 30, 31. - för kretsen P3: utgângarna 4, 5, 6, 7, 12, 13, 1H, 15, 20, 21, 22, 23, 28, 29, 30, 31. _ - för kretsen PH: utgångarna 8, 9, 10, 11, 12, 13, 1U, 15, 2M, 25, 26, 27, 28, 29, 30, 31. ~ för kretsen P5: utgângarna 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, za, 27, 28, 29, ao, 31. ' Var och en av de fem grindkretsarna ger på utgången till- ståndet O eller 1; sålunda erhålls på utgången ett binärt tal med fem binära element, vilka anger det binära numret på en ledig tidkanal.

Tidkanalregistret RVT är uppbyggt av fem vippor BA1 - BA5.

Det mottager sin information antingen från de fem ELLER-kretsarna 10 15 20 25 30 35 40 710151148-9 , i » 10 P1 - P5 i decimal-binär-kodningskretsen CDB, eller från regist- ren'VTl eller VTm, vilka ingår i registret RRI för informations- mottagning (se fig. 4a); i det senare fallet är det trådarna H som säkerställer förbindelsen mellan RRI och RVT. Ingàngarna hos registret RVT utgöres sålunda i realiteten av utgângarna hos de fem ELLER-kretsarna, numrerade K1'- K5. Utgângarna hos RVT har, samtidigt som de bildar ingångarna hos binär-decimal- -avkodaren DBD, avgrenade ledare vilka utgör trådarna 6; dessa trådar utgör ingångarna till registren VTl och VTm i registret för informationssändning RCI (se fig. Hb).

Binär-decimal-avkodaren DBD, vilken är förenad med regist- ret RVT, uppvisar utgångarna 0-31, vilka utgör ingângarna hos läs/skriv-registret RLE i samma figur 7. Avkodarens uppgift är att ange den vippa i registret RLE som skall sättas i tillstån- det "0" eller "1" före inskrivningen av hela ordet med 32 binära element i minnesblocket MCO via trådarna IE. Styrsignalen för skrivning av en "O" eller skrivning av en "1" kommer från sek- vensstyrkretsen CCS (fig. 4c); tråden 19 levererar styrsignalen för inskrivning av en "0", tråden 20 ger styrsignalen för in- skrivning av en "1".

'Funktionen skall nu beskrivas vid en vägsökning, varvid denna information ges via den centrala datorn till registret FO i fig. Ha. 7 I 'Logikblocket för beslut och styrning BLDC mottager likaså från den centrala datorn numret på utgàngsomkopplaren ACSj och numret på ingångsomkopplaren ACEi (fíg. Ua); vägsökningen inne- -bär bestämning av numret på mellanomkopplaren ACT och numren på VTI och VTm. ' Anordningen fungerar enligt följandë (fig. 1 och 3): .Sökningen börjar med att logikblocket för beslut och styr- ning (BLDC) inskriver värdet "O" i delen ACI i adressregistret i minnesblocket MCO, och, för läsning av det ord i MCO som mot- svarar linjen LREIi, numret "i" i delen ACE i adressregistret samt en "U" (t.ex.) i det binära element som motsvarar den tred- je delen i adressregistret, vilket anger att det gäller en inkom- mande nätlinje LREI. _ Numret i är således bestämt genom numret på ingångsom- kopplaren för inkoppling till en mellanomkopplare, och numret j genom numret på utgångsomkopplaren för inkoppling till en mellanomkopplare. Det direkta sambandet mellan numret i på 70154489 ll ingàngsomkopplaren och numret i på den inkommande nätlinjen LREIi, liksom mellan numret j på utgångsomkopplaren och num- ret j på den utgående nätlinjen LkSIj, är beroende av kopplinge- nätets uppbyggnad och av de lagar som gäller för uppkopplingen 5 av förbindelser mellan mellanomkopplarna och ingângs- och ut- gångsomkopplarna.

Om nätlinjen LRSIj hos mellanomkopplaren CI1 har en ledig tidkanal, så inskriver styrlogiken BLDC numret j i delen ACS i adressregistret, och skriver en "1" i det elfte binära ele- 10 mentet för angivande av att det gäller sökning vid en linje LRSI, efter att till ett buffertregister i logikblocket BLDC ha överfört det kodade tidkanalnumret i registret RVT, vilket num- mer antages vara 1.

Om linjen LRSIj hos omkopplaren CI1 innefattar en ledig 15 tidkanal, så överför logiken BLDC det nya innehållet i registret RVT till ett buffertregister i BLDC, vilket nummer antages vara m; vägsökningen avslutas efter det att en "1" har placerats i de binära beläggningselementen för de belagda tidkanalerna.

Denna operation styrs av logiken BLDC, genom överföring av num- 20 ren 1 och sedan m på de tidkanaler som skall upptaget-markeras i registret RVT, vilket aktiverar avkodaren och möjliggör in- ställning av en "1" i det binära element vars binärkodade nummer finns i RVT.

Om logiken BLDC ej finner någon ledig tidkanal, antingen 25 på LREIi, eller på LRSIj hos omkopplaren CI1, framstegas regist- ret med fem binära element (ACI), vilket således innehåller det nummer 1 som motsvarar adressen till mellanomkopplaren CI2, och föregående förfarande påbörjas igen med att numret i inskrives i ACE och en "U" i det elfte binära elementet, däref- 3O ter numret j i ACS och en "1" i det elfte binära elementet.

I Så länge som man inte finner någon ledig tidkanal på både linjen LREIi och linjen LRSIj hos en mellanomkopplare, ökar lo- giken BLDC numret på den provade mellanomkopplaren genom fram- stegningsstyrsignaler till registret med fem binära element 35 (ACI), tills detta register innehåller numret 31, vilket motsva- rar adressen till mellanomkopplaren CI32. Om omkopplaren CI32 inte har någon ledig tidkanal på både linjen LREIi och linjen LRSIj, så upphör vägsökningen; det finns ingen möjlig kopplings- väg och förbindelsen kan ej upprättas; den anropande abonnenten H0 erhåller upptagctsignal. 10' 20 25 30 35' 40 7015448-9 12 En mer detaljerad beskrivning av funktionen vid en vägsök- ning ges nedan, varvid sekvensstyrkretsen CCS styr utförandet av följande operationer (fig. U-7): - nollställning av registret ACI (tråden 21 i fig. 5), - överföring av numret i ACSj till ACS eller ACE (tråden 2 i _fig. 5), ' - "1"-ställning av registret LRS eller LRE i beroende av Om man har överfört numret från ACS eller från ACE (tråden 22 i fig. 5), - läsning av det så angivna ordet i minnesblocket (trådarna 13, CL, i fig. 6), - resultatet av läsningen, som har placerats i registret RLE efter provet för det första lediga binära elementet, styr över- föringen av utsignalen från decimal-binär-kodaren CDB (fig. 7) till registret RVT (trådarna 18 i fig. 7); och i motsats härtill, om inget bínärt element är ledigt, styr detta framnrnqníngen av räknaren ACI (trådarna 7 i fig. 5) och ger sedan en ny order för läsning av det angivna minnesordet (trådarna 13 i fig. 6), - en ledig tidkanal på LRSIj - för det fall då en ledig tidka- nal har påträffats på LRSIj, styr sekvensstyrkretsen CCS via trådarna 17 överföringen från registret RVT (fig. 7) till re- gistren VTm i sändningsregistret RCI (fig. #b); denna överföring utföres med hjälp av trådarna 6, I- man överför sedan numret ACEi från registret RRI (fig. Ha) till registret ACS eller ACE i fig. 5 via trådarna 3, och pla- cerar en "D" i vippan (LRS eller LRE) för att påbörja ledig- -tidkanalsökningen på nätlinjen LREIi, - styrsekvenskretsen CCS styr då läsningen av det ord i minnes- blocket som anges av den nya adressen, och om ett binärt ele- ment i detta ord innehåller en "D", dvs om en tidkanal är ledig,' sker överföring av utsignalen från_decimal-binär-kodaren CDB till registret RVT (fig. 7), därefter överföring från registret RVT till registret VTl i sändningsregistret (fig. Hb) på samma sätt som ovan beskrivits för VTm, - slutligen sker överföring-från registret ACI (fig. 5) via trådarna 5 till sändningsregistret ACI (fig. Hb).

Ingen ledig tidkanal - om ingen ledig tidkanal påträffas beord- rar sekvensstyrkretsen CCS framstegningen av räknaren ACI (fig. 5) via trådarna 7, och operationerna upprepas med det nya innehållet i registret ACI; dvs för nästföljande mellanomkopp- lare. Styrsignalerna upprepas då; alltså överföring från ACSj till Acs eller ACE, osv i 10 15 20 25 30 35 40 13 i 7Û15ll1i8'9 En ledig tidkanal på LRSIj och på LREIi - i det fall då en ledig tidkanal påträffas på både LRSIj och LREIi, beordrar styrsekvens- kretsen CCS följande: - överföringen från VTl i sändningsregistret (fig. Hb) till re- gistret RVT via trådarna Ba, "O"-ställningen av vippan LRS eller LRE (fig. 5), och överföringen av numret på ACEIi från mottag- ningsregistret RRI (fig. Ha) till registret ACS eller ACE(fig.5), - läsningen av det ord i minnesblocket som anges av adressen ACI (vilken redan har inställts genom adressen ACEi och LRE), - "1"-ställningen av det binära element, som anges av registret RVT och den tillhörande avkodaren DBD, i läs/skriv-registret RLE, - inskrivningen i mínnesblocket, på samma adress, av det nya innehållet i läs/skriv-registret, - överföringen från registret ACSj i mottagníngsregistret RRI (fig. Ha) till registret ACS eller ACE (fig. 5), - "1"-ställningen av vippan LRS eller LRE, - läsningen av det ord i minnesblocket MCO som anges av denna nya adress,' - överföringen till RVT (fig. 7) från registret VTm i sändnings- registret via trådarna 6a, - "1"-ställningen i läs/skriv-registret av det binära element, som anges av registret RVT och den därmed förenade avkodaren DBD, - inskrivningen i minnesblocket på samma adress av det nya inne- hållet i läs/skriv-registret.

Styrsekvenskretsen CCS styr sedan överföringen till den centrala datorn via trådarna ECC (fig. Hb) av den information som innehålles i sändningsregistret RCI, nämligen det positiva vägsökningsresultatet, dvs: - numret för VT1 på LREIL - numret för VTm på LRSIj; den centrala datorn disponerar redan numren på omkopplarna ACSj och ACEi, dvs numren på LRSIj och LREIi.

Om sökningen ger negativt resultat anger den överförda in- formationen att det inte finns någon disponibel kopplíngsväg, och innehållet i registret är 0 (ACI, Vtl och VTm).

- Funktionen vid frigörandet av en kopplingsväg.

Nedan beskrivs en annan funktion, vilken avser frigörandet av en kopplingsväg. Efter mottagandet via blocket BLDC av funk- tionsinformatíonen FO för kopplingsvägfrigöring, mottager mot- tagningsregistret RRI (fig. Ha) de nödvändiga informationerna 10 15 20 25 30 .35 'no 7015M89 14 för utförandet, dvs: _ - adressen ACI för mellanomkopplaren, - adresserna ACSj och ACEi för de omkopplare som har nätlinjerna LRSIj och LREIi anslutna till ACI, - tidkanalnumren VTl och VTm för de tidkanaler som skall frigö- ras på LREIi och LRSIj.

Kopplingsvägfrigöringen innebär, efter radcring av orden i styrminnena MCS, MCI, och MCE, att de binära beläggningselemen- ten i minnesblocket MCO raderas. Styrminnesorden raderas utan ingrinande av logikblocket BLDC för beslut och styrning; i mot- sats härtill ingriper BLDC för frigörandet av minnet MCO.

Anordningen fungerar enligt följande (figurerna 1 och 3): - Logikblocket BLDC överför numret på CIk, dvs numret k, till delen ACI i adressregistret, därefter numret j till delen ACS, "1"-ställer det elfte binära elementet för att frigöra LRSIj, och överför numret m (numret på VTm) till registret RVT.

- Logikblocket BLDC beordrar därefter-läsningen av det ord som anges av MCO, därefter radering ("D"-ställning) av det binära element som anges av m, och slutligen återinskrivning av det ~nya innehållet i det lästa ordet.

- Logikblocket BLDC fortsätter sedan med frigöringen av Vïl på linjen LREIi hos CIk, och överför för detta ändamål, utan att ändra innehållet i ACI, numret i till ACE,."0"-ställer det elfte binära elementet, och överför numret l (numret på VTl) 'till Rvfr.

- Logikblocket BLDC beorderar sedan läsning av det angivna ordet i MCO, därefter radcring av det binära element som anges av l, och slutligen återinskrivning av det nya innehållet i det lästa ordet.

En detaljerad beskrivning av kopplingsvägfrigöringen ges nedan; styrsekvenskretsen CCS startar följande operationer (fig. U-7): Frigöring av tidkanalen VTl på LREIi hos mellanomkopplaren CIk; - överföring av innehållet i ACI i mottagningsregistret RRI (fig. ha) till registret ACI (fig. 5) via trådarna 1, - överföring från ACEi i mottagningsregistret RRI (fig. registret ACE eller ACS (fíg. 5) via trådarna 3, - överföring från VTI i mottagningsregistret RRI (fig. Ha) till ua) till registret RVT i fig. 7 via trådarna H, 7015448-9 15 - nollställning av vippan LRS eller ;RE via trådarna 22, - läsning av det ord i minnesblocket MCO som anges av adressen i registren, och därefter överföring av denna information till läs/skriv~registret LRE (trådarna 13 fig. 6 och 7), - "Û"-ställning av det binära element i läsregistret LRE, som anges av registret RVT och den därmed förenade avkodaren DBD (fig. 7), via trådarna 19, - inskrivning i minnesblocket MCO på samma adress av det nya innehållet i registret RLE, varvid styrsignalengçs via trådarna f1H (fig. 6), och överföringen från RLE till MCO utföres med hjälp av trådarna IE och RLE (fig. 7).

Frigöring av tidkanalen VTm på LRSIj hos mellanomkopplaren CIk: Detta utföres genom operationer analoga med frigörandet av VTl: - överföring från ACSj till registret ACS eller ACE (fig. 5) via trådarna 2, - överföring från VTj i mottagningsregistret RRI (fig. Ha) till registret RVT (fig. 7) via trådarna U, - "1"-ställning av vippan LRS eller LRE (fig. 5), - läsning av det ord i minnesblocket MCO som anges av adressen i registren, och därefter överföring av denna information till läs/skriv-registret RLE (trådarna 13 i fig. 6 och fig. 7), - "O"-ställning av det binära element i läsregistret RLE, som anges av registret RVT och tillhörande avkodare DBD (fig. 7), dvs av det binära beläggningselementet för tidkanalen VTm, - inskrivning i minnesblocket MCO vid samma adress av det nya innehållet i registret RLE, varvid styrsignalen ges via trådarna 1U (fig. 6), och varvid överföringen från RLE till MCO utföres med hjälp av trådarna IE och RLE (fig. 7).

Genom dessa operationer utföres frigöringen av en kopplinge- väg antingen från den anropande till den anropade abonnenten, eller från den anropade till den anropande abonnenten.

Uppfinningen är givetvis på intet sätt begränsad till den beskrivna utföringsformen, vilken endast givits såsom ett exem- pel. Speciellt är det möjligt att inom uppfinningens ram modi- fiera vissa anordningar eller att ersätta vissa organ med ekvi- valenta organ.

Claims (6)

16 7015M84 Patentkrav

1. Anordning för vägsökning, för användning i ett tidsupp~ delat kopplingssystem innefattande en central dator och ett tidsuppdelnings-förbindningsnät med flera steg, vilka består av ett ingångssteg, ett mellansteg, och ett utgångssteg, varvid ingångssteget innefattar n ingångs-tidomkopplare med n in- gångar och högst 2n-1 utgångar, och mellansteget innefattar högst 2n-1 mellan-tidomkopplare med n ingångar och n utgång- ar, samt utgångssteget innefattar n utgångs-tidomkopplare med högst 2n-1 ingångar och n utgångar, och varvid varje ingångs- -tidomkopplare och varje utgångs-tidomkopplare, via en mellannät- linje (LREI, LRSI) är ansluten till alla mellan-tidomkopplarna, samt varvid alla tidomkopplare har analog inre struktur och in- nefattar ett buffertminne (MTI1) och ett styrminne (MCI1), k ä n n e t e c k n a d av att vägsökningsanordningen innefattar: ett minnesblock (MCO) innehållande ett antal ord svarande mot totala antalet mellannätlinjer, varvid varjeord innehåller lika många bitar som det finns tidkanaler i en mellannätlinje, så att minnesblocket i varje ögonblick innehåller beläggnings- tillstânden för mellannätlinjerna och deras tidkanaler för hela tidsuppdelnings-förbindningsnätet, ett logikblock (BLDC) för logiska besluts- och styrfunktio- ner, vilket i permanent förbindelse med den centrala datorn sek- vensiellt bestämmer och styr de olika organen i anordningen, ett adressregister (ACI, ACE/ACS) för väljningsomkopplare anordnat att reagera för nämnda logikblock för logiska besluts- och styrfunktioner, för selektiv lagring av adresserna för-in- gångs-, mellan- och utgångs-tidomkopplarna, en adressavkodare (DA), kopplad till nämnda adressregister för väljningsomkopplare, och anordnad för att möjliggöra åt- komst till nämnda minnesblock (MCO), f ett läs/skrivregister (RLE), kopplat till minnesblocket, för_selektiv läsning och skrivning av ett minnesord ur respek- tive i minnesblocket, en krets (CC) för väljning av ledig tidkanal, kopplad till läs/skrivregistrets utgång, _ ett tidkanalnummer-register (RVT) för lagring av numret för den tidkanal som skall inskrivas eller raderas_i nämnda minnes- block, en decimal/binär-avkodare (CDB), inkopplad mellan_nämnda 17 på k 7o1s44s~9 tidkanalväljningskrets (CC) och tidkanalnummerregistrets (RVT) ingång, en binär/decimal-avkodare (DBD), inkopplad mellan tidkanal- nummerregistrets (RVT) utgång och läs/skrivregistrets (RLE) in- gång, ' varvid vägsökningsanordningen utför en vägsökning före upprät- tandet av en kommunikationsförbindelse mellan en ingångs-tidom- koppiare och en utgângs-tidomkopplare och en vägfrigöring vid avslutande av en kommunikationsförbindelse,

2. Anordning enligt kravet 1, k ä n n e t e c k n a d av att blocket (BLDC) för logiska besluts- och styrfunktioner innefattar: ett register (RRI) kopplat till den centrala datorn för mot- tagning av informationer från denna, ett register (RCI) kopplat till den centrala datorn för sänd- ning av informationer till denna, en krets (CCS) för sekvensiell översättning och övervakning av utförandet av order'från den centrala datorn till de olika organen i anordningen och för överföring av beläggningstillstån- den hos anordningen till den centrala datorn.

3. Anordning enligt kravet 1, k ä n n e t e c k n a d av att läs/skriv-registret (RLE) innefattar 32 víppor (BO-B31) och 32 ELLER-grindar, varvid ingången hos vardera av nämnda vippor är kopplad till en särskild utgång hos en särskild av nämnda ELLER-grindar, vilka grindar vardera har tvâ ingångar, och var- vid en ingång hos vardera av ELLER-grindarna är kopplad till nämnda minnesblock, medan den andra ingången hos vardera av ELLER-grindarna är kopplad till nämnda binär/decimal-avkodare (DBD), som är kopplad till utgången hos nämnda tidkanalnummer-s register (RVT), och varvid utgångarna hos läs/skriv-registret är kopplade till íngångarna hos nämnda väljningskrets (CC) och till minnesblocket, så att under en vägsökning nämnda väljnings- krets (CC) väljer en fri tidkanal och dess beteckning såsom så- dan därefter införes i minnesblooket. U.

4. Anordning enligt kravet 3, k ä.n n e t e c k n a d av att adressregistret innefattar ett mellantidomkopplare-adress- register (ACI), ett ingångs/utgångs-tidomkopplare-adressregis- ter (ACE/ACS) och ett register (LRE/LRS) för lagring av en indi- kering av huruvida en ingångs-mellannätlinjetidkanal eller en utgångs-mellannätlinjetidkanal väljes, varvid en första binär/ p7o1s44s-9 É s 18 decimal-avkodare (DCI) är kopplad till nämnda mellantidomkoppf lareadressregister (ACI) och en andra binär/decimal-avkodare (DLRI) är kopplad till nämnda ingângs/utgângsftidomkopplare- adressregister (ACE/ACS). u

5. Anordning enligt kravet H, k ä n n e t e c k n a d av att varje ord lagrat i minnesblocket är ett 32-bitord, och att minnesblocket är förenat med en OCH-grind (PCLE) med tre in- gångar, av vilka en första ingång hos varje OCH-grind är kopp- lad till nämnda första binär/decimal-avkodare (DCI), en andra ingång hos vardera av OCH-grindarna är kopplad till nämnda andra binär/decimal-avkodare (DLRI) och den tredje ingången hos vardera av OCH-grindarna är kopplad till nämnda register (LRE/LRS) för indikering av den tidkanal som väljes, varvid ak- tiveringen av de tre ingângarna hos en OCH-grind bestämmer ett visst enda ord i minnesblocket.

6. Anordning enligt kravet 5, k ä n n e t e c k n a d av att nämnda väljningskrets (CC) innefattar 32 ingångar kopplade till 32 utgångar hos nämnda läs/skriv-register (RLE) och 32 ut- gångar (0...31), motsvarande de 32 tidkanalerna hos en nätlinje för indikering av existensen av en ledig tidkanal, och dessutom -innefattar en 33 utgångar uppvisande ledning för indikering av att det icke finns några lediga kanaler, och att väljningskret- sen innefattar 31 OCH-grindar och 32 inverterare, vilka OCH-grin- dar och inverterare är kopplade i kaskad. ANFÖRDA'PUBLlKATIONER: US 3 158 689 (179-15) Andra publikationer: Institution of eLectricaL engíneers. London. Proceedings. 107(1960): P.B SuppLement No. 20 , p. 94-103 (Adelaar, H H, Clemens, F A.& Masure, J).