JP2565091B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2565091B2 JP2565091B2 JP5163048A JP16304893A JP2565091B2 JP 2565091 B2 JP2565091 B2 JP 2565091B2 JP 5163048 A JP5163048 A JP 5163048A JP 16304893 A JP16304893 A JP 16304893A JP 2565091 B2 JP2565091 B2 JP 2565091B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- mounting type
- lead
- semiconductor device
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10454—Vertically mounted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10462—Flat component oriented parallel to the PCB surface
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10696—Single-in-line [SIL] package
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に係わり、特に表面実装型半導体装置およびその
製造方法に関する。
造方法に係わり、特に表面実装型半導体装置およびその
製造方法に関する。
【0002】
【従来の技術】プリントボード等の回路基板表面に形成
された配線パターンに、半導体装置のリード端子の先端
を表面に平行となるように曲げて電気的に接続する表面
実装型半導体装置は、回路基板にリード端子を挿入して
電気的な接続を行う穴を形成する必要がないので、当該
分野で広く用いられている。
された配線パターンに、半導体装置のリード端子の先端
を表面に平行となるように曲げて電気的に接続する表面
実装型半導体装置は、回路基板にリード端子を挿入して
電気的な接続を行う穴を形成する必要がないので、当該
分野で広く用いられている。
【0003】現在のメモリなどの標準的な表面実装型半
導体装置は、SVPと呼ばれ回路基板表面に垂直に実装
する垂直実装タイプと、TSOPと呼ばれ回路基板表面
に水平に(平行に)実装する水平実装タイプとに分類さ
れる。
導体装置は、SVPと呼ばれ回路基板表面に垂直に実装
する垂直実装タイプと、TSOPと呼ばれ回路基板表面
に水平に(平行に)実装する水平実装タイプとに分類さ
れる。
【0004】図7(A)および(B)は従来技術の垂直
実装タイプの表面実装型半導体装置の一部斜視図を含む
正面図および回路基板への実装方向を示す側面図であ
り、図7(C)および(D)は従来技術の水平実装タイ
プの表面実装型半導体装置の上面図および回路基板への
実装方向を示す側面図である。
実装タイプの表面実装型半導体装置の一部斜視図を含む
正面図および回路基板への実装方向を示す側面図であ
り、図7(C)および(D)は従来技術の水平実装タイ
プの表面実装型半導体装置の上面図および回路基板への
実装方向を示す側面図である。
【0005】図7(A)および(B)の垂直実装タイプ
の半導体装置103は、パッケージ本体41の1つの長
側面43から複数のリード端子15およびサポートリー
ド16が主表面42と平行に導出し、その先端部17お
よび18が直角に曲げられて、回路基板300に垂直に
実装される。サポートリード16は半導体装置103を
支持する部材であり電気的接続には関係ない。この垂直
実装タイプの半導体装置103は図8に示すように、リ
ードフレーム形成工程60で枠64からサスペンダー6
3により支持されたアイランド部62、リード端子1
5’およびサポートリード16’を有するリードフレー
ム67を形成し、チップマウントおよびボンディング工
程70でアイランド部62に半導体チップ71を固着
し、その電極とリード端子15’とをボンディングワイ
ヤー72で接続し、モールド封入工程で、樹脂83によ
る封入およびパッケージ本体41の形成を行う。そして
リード端子成型工程93により、リード端子15’およ
びサポートリード16’をリードフレーム67から切り
離し、その先端を曲げてそれぞれの先端部17および1
8(図7)を有するリード端子15およびサポートリー
ド16成型形成する。
の半導体装置103は、パッケージ本体41の1つの長
側面43から複数のリード端子15およびサポートリー
ド16が主表面42と平行に導出し、その先端部17お
よび18が直角に曲げられて、回路基板300に垂直に
実装される。サポートリード16は半導体装置103を
支持する部材であり電気的接続には関係ない。この垂直
実装タイプの半導体装置103は図8に示すように、リ
ードフレーム形成工程60で枠64からサスペンダー6
3により支持されたアイランド部62、リード端子1
5’およびサポートリード16’を有するリードフレー
ム67を形成し、チップマウントおよびボンディング工
程70でアイランド部62に半導体チップ71を固着
し、その電極とリード端子15’とをボンディングワイ
ヤー72で接続し、モールド封入工程で、樹脂83によ
る封入およびパッケージ本体41の形成を行う。そして
リード端子成型工程93により、リード端子15’およ
びサポートリード16’をリードフレーム67から切り
離し、その先端を曲げてそれぞれの先端部17および1
8(図7)を有するリード端子15およびサポートリー
ド16成型形成する。
【0006】図7(C)および(D)の水平実装タイプ
の半導体装置203は、パッケージ本体51の両方の長
側面53,54からそれぞれ複数のリード端子45を主
表面52と水平に導出し、その先端部47を主表面52
と同一面より突出させて主表面と平行方向に曲げて、回
路基板300に水平に実装される。この水平実装タイプ
の半導体装置203は図9に示すように、リードフレー
ム形成工程60で枠64からサスペンダー63により支
持されたアイランド部62およびアイランド部62の両
側に位置するリード端子45’を有するリードフレーム
68を形成し、チップマウントおよびボンディング工程
70でアイランド部62に半導体チップ71を固着し、
その電極とリード端子45’とをボンディングワイヤー
72で接続し、モールド封入工程で、樹脂84による封
入およびパッケージ本体51の形成を行う。そしてリー
ド端子成型工程94により、リード端子45’をリード
フレーム68から切り離し、その先端を曲げてその先端
部47(図7)を有するリード端子45を成型形成す
る。
の半導体装置203は、パッケージ本体51の両方の長
側面53,54からそれぞれ複数のリード端子45を主
表面52と水平に導出し、その先端部47を主表面52
と同一面より突出させて主表面と平行方向に曲げて、回
路基板300に水平に実装される。この水平実装タイプ
の半導体装置203は図9に示すように、リードフレー
ム形成工程60で枠64からサスペンダー63により支
持されたアイランド部62およびアイランド部62の両
側に位置するリード端子45’を有するリードフレーム
68を形成し、チップマウントおよびボンディング工程
70でアイランド部62に半導体チップ71を固着し、
その電極とリード端子45’とをボンディングワイヤー
72で接続し、モールド封入工程で、樹脂84による封
入およびパッケージ本体51の形成を行う。そしてリー
ド端子成型工程94により、リード端子45’をリード
フレーム68から切り離し、その先端を曲げてその先端
部47(図7)を有するリード端子45を成型形成す
る。
【0007】このように垂直実装タイプと水平実装タイ
プとはたがいにパッケージはまったく異なった形状をし
ており、したがって図8および図9に示すように、各製
造工程も独自の工程で行われていた。
プとはたがいにパッケージはまったく異なった形状をし
ており、したがって図8および図9に示すように、各製
造工程も独自の工程で行われていた。
【0008】一方、実公平2−49703号公報には、
図10に示すように、パッケージ本体56から導出され
たリード端子57を導出面からさらに隣接面に直角に曲
げて延ばし、これにより垂直および水平の両実装に対応
するパッケージが開示されている。
図10に示すように、パッケージ本体56から導出され
たリード端子57を導出面からさらに隣接面に直角に曲
げて延ばし、これにより垂直および水平の両実装に対応
するパッケージが開示されている。
【0009】
【発明が解決しようとする課題】上記図7乃至図9の従
来技術では、垂直実装タイプおよび水平実装タイプに対
し、リードフレーム形成工程、チップマウントおよびボ
ンディング工程、モールド封入工程、リード端子成型工
程の各工程が独自で行われていたため、水平、垂直両方
の実装タイプのパッケージをそれぞれ製造する場合、一
方のタイプのみを製造する場合と比べて約2倍の工程が
必要であり、かつ、まったく異なった組み立て工程を使
用するため、耐湿性などの信頼性評価も各パッケージご
とに行う必要があるという問題点があった。
来技術では、垂直実装タイプおよび水平実装タイプに対
し、リードフレーム形成工程、チップマウントおよびボ
ンディング工程、モールド封入工程、リード端子成型工
程の各工程が独自で行われていたため、水平、垂直両方
の実装タイプのパッケージをそれぞれ製造する場合、一
方のタイプのみを製造する場合と比べて約2倍の工程が
必要であり、かつ、まったく異なった組み立て工程を使
用するため、耐湿性などの信頼性評価も各パッケージご
とに行う必要があるという問題点があった。
【0010】一方、図10の従来技術では、リード端子
の形状が1つのため、SVP(垂直実装タイプ)やTS
OP(水平実装タイプ)など現在標準化が完了している
タイプのリード端子形状をそのまま利用できず、その結
果、SVPやTSOPなど従来のパッケージの実装ライ
ンでは使用できないという問題点があった。
の形状が1つのため、SVP(垂直実装タイプ)やTS
OP(水平実装タイプ)など現在標準化が完了している
タイプのリード端子形状をそのまま利用できず、その結
果、SVPやTSOPなど従来のパッケージの実装ライ
ンでは使用できないという問題点があった。
【0011】
【課題を解決するための手段】本発明の第1の特徴は、
主表面と側面とを有するパッケージ本体の1つの側面の
みから複数のリード端子が導出され、前記リード端子は
それぞれ前記主表面と平行に導出した後屈曲して該主表
面と同一面より所定寸法突出し再度該主表面と平行にな
るように屈曲した先端部形状となっており、前記複数の
リード端子が導出された前記側面とは反対側の側面から
導出された複数のサポートリードを支持手段として具備
し、前記サポートリードのそれぞれは前記主表面と平行
に導出された後屈曲して該主表面と同一面より、前記リ
ード端子の所定突出寸法と同様の寸法に突出し再度該主
表面と平行になるように屈曲した先端部形状を有し、前
記複数のリード端子はその側面の端部分を除く中央部分
から導出され、前期複数のサポートリードはその側面の
中央部分を除く端部分から導出され、これにより一つの
半導体装置の前記サポートリード間に他の半導体装置の
前記複数のリード端子が入り込む態様をもって回路基板
上に実装することを可能とした水平実装タイプの半導体
装置にある。
主表面と側面とを有するパッケージ本体の1つの側面の
みから複数のリード端子が導出され、前記リード端子は
それぞれ前記主表面と平行に導出した後屈曲して該主表
面と同一面より所定寸法突出し再度該主表面と平行にな
るように屈曲した先端部形状となっており、前記複数の
リード端子が導出された前記側面とは反対側の側面から
導出された複数のサポートリードを支持手段として具備
し、前記サポートリードのそれぞれは前記主表面と平行
に導出された後屈曲して該主表面と同一面より、前記リ
ード端子の所定突出寸法と同様の寸法に突出し再度該主
表面と平行になるように屈曲した先端部形状を有し、前
記複数のリード端子はその側面の端部分を除く中央部分
から導出され、前期複数のサポートリードはその側面の
中央部分を除く端部分から導出され、これにより一つの
半導体装置の前記サポートリード間に他の半導体装置の
前記複数のリード端子が入り込む態様をもって回路基板
上に実装することを可能とした水平実装タイプの半導体
装置にある。
【0012】本発明の第2の特徴は、アイランド部と、
前記アイランド部の一辺側に形成された複数のリード端
子と、前記アイランド部の前記一辺側に形成された、垂
直実装の場合に支持手段となる複数のサポートリードと
を有するリードフレームを用意する工程と、前記アイラ
ンド部に半導体チップを固着し、該半導体チップ上の複
数の電極と対応する前記リード端子の第1の先端部とを
それぞれ接続する工程と、前記アイランド部、前記半導
体チップ、前記リード端子の第1の先端部および前記サ
ポートリードの前記アイランド部側の第1の先端部を含
んでパッケージングし、これにより主表面と側面とを有
するパッケージ本体の1つの側面のみから複数の前記リ
ード端子および複数の前記サポートリードをそれぞれ前
記主表面と平行に導出し、かつ該パッケージ本体の主表
面から水平実装の場合に支持手段となる凸部を突出した
中間製品を得る工程と、しかる後、完成半導体装置を垂
直実装タイプとするか水平実装タイプとするかの決定に
基づいて、垂直実装タイプの場合は前記主表面と平行に
導出したそれぞれの前記リード端子および前記サポート
リードの先端を該主表面と直角方向に屈曲させた第2の
先端部を形状形成し、水平実装タイプの場合は前記主表
面と平行に導出したそれぞれの前記リード端子を屈曲さ
せて該主表面と同一面より所定寸法突出させ再度該主表
面と平行になるように屈曲させた第2の先端部を形状形
成する工程とを有する半導体装置の製造方法にある。こ
こで水平実装タイプの場合は、前記サポートリードを前
記パッケージ本体の側面から導出する根元部分で切断す
ることができる。
前記アイランド部の一辺側に形成された複数のリード端
子と、前記アイランド部の前記一辺側に形成された、垂
直実装の場合に支持手段となる複数のサポートリードと
を有するリードフレームを用意する工程と、前記アイラ
ンド部に半導体チップを固着し、該半導体チップ上の複
数の電極と対応する前記リード端子の第1の先端部とを
それぞれ接続する工程と、前記アイランド部、前記半導
体チップ、前記リード端子の第1の先端部および前記サ
ポートリードの前記アイランド部側の第1の先端部を含
んでパッケージングし、これにより主表面と側面とを有
するパッケージ本体の1つの側面のみから複数の前記リ
ード端子および複数の前記サポートリードをそれぞれ前
記主表面と平行に導出し、かつ該パッケージ本体の主表
面から水平実装の場合に支持手段となる凸部を突出した
中間製品を得る工程と、しかる後、完成半導体装置を垂
直実装タイプとするか水平実装タイプとするかの決定に
基づいて、垂直実装タイプの場合は前記主表面と平行に
導出したそれぞれの前記リード端子および前記サポート
リードの先端を該主表面と直角方向に屈曲させた第2の
先端部を形状形成し、水平実装タイプの場合は前記主表
面と平行に導出したそれぞれの前記リード端子を屈曲さ
せて該主表面と同一面より所定寸法突出させ再度該主表
面と平行になるように屈曲させた第2の先端部を形状形
成する工程とを有する半導体装置の製造方法にある。こ
こで水平実装タイプの場合は、前記サポートリードを前
記パッケージ本体の側面から導出する根元部分で切断す
ることができる。
【0013】本発明の第3の特徴は、アイランド部と、
前記アイランド部の第1の辺側に形成された複数のリー
ド端子および垂直実装の場合に支持手段となる複数の第
1のサポートリードと、前記アイランド部の前記第1の
辺とは反対側の第2の辺側に形成された、水平実装の場
合に支持手段となる複数の第2のサポートリードとを有
するリードフレームを用意する工程と、前記アイランド
部に半導体チップを固着し、該半導体チップ上の複数の
電極と対応する前記リード端子の第1の先端部とをそれ
ぞれ接続する工程と、前記アイランド部、前記半導体チ
ップ、前記リード端子の第1の先端部および前記第1お
よび第2のサポートリードの前記アイランド部側の第1
の先端部を含んでパッケージングし、これにより主表面
と側面とを有するパッケージ本体の第1の側面のみから
複数の前記リード端子および第1のサポートリードをそ
れぞれ前記主表面と平行に導出し、該パッケージ本体の
前記第1の側面とは反対側の第2の側面から複数の前記
第2のサポートリードをそれぞれ前記主表面と平行に導
出した中間製品を得る工程と、完成半導体装置を垂直実
装タイプとするか水平実装タイプとするかの決定に基づ
いて、垂直実装タイプの場合は前記主表面と平行に導出
したそれぞれの前記リード端子および前記第1のサポー
トリードの先端を該主表面と直角方向に屈曲させた第2
の先端部を形状形成し、水平実装タイプの場合は前記主
表面と平行に導出したそれぞれの前記リード端子および
前記第2のサポートリードの先端を屈曲させて該主表面
と同一面より所定寸法突出させ再度該主表面と平行にな
るように屈曲させた第2の先端部を形状形成する工程と
を有する半導体装置の製造方法にある。
前記アイランド部の第1の辺側に形成された複数のリー
ド端子および垂直実装の場合に支持手段となる複数の第
1のサポートリードと、前記アイランド部の前記第1の
辺とは反対側の第2の辺側に形成された、水平実装の場
合に支持手段となる複数の第2のサポートリードとを有
するリードフレームを用意する工程と、前記アイランド
部に半導体チップを固着し、該半導体チップ上の複数の
電極と対応する前記リード端子の第1の先端部とをそれ
ぞれ接続する工程と、前記アイランド部、前記半導体チ
ップ、前記リード端子の第1の先端部および前記第1お
よび第2のサポートリードの前記アイランド部側の第1
の先端部を含んでパッケージングし、これにより主表面
と側面とを有するパッケージ本体の第1の側面のみから
複数の前記リード端子および第1のサポートリードをそ
れぞれ前記主表面と平行に導出し、該パッケージ本体の
前記第1の側面とは反対側の第2の側面から複数の前記
第2のサポートリードをそれぞれ前記主表面と平行に導
出した中間製品を得る工程と、完成半導体装置を垂直実
装タイプとするか水平実装タイプとするかの決定に基づ
いて、垂直実装タイプの場合は前記主表面と平行に導出
したそれぞれの前記リード端子および前記第1のサポー
トリードの先端を該主表面と直角方向に屈曲させた第2
の先端部を形状形成し、水平実装タイプの場合は前記主
表面と平行に導出したそれぞれの前記リード端子および
前記第2のサポートリードの先端を屈曲させて該主表面
と同一面より所定寸法突出させ再度該主表面と平行にな
るように屈曲させた第2の先端部を形状形成する工程と
を有する半導体装置の製造方法にある。
【0014】ここで、水平実装タイプの場合は、前記第
1のサポートリードを前記パッケージ本体の第1の側面
から導出する根元部分で切断することができる。また、
垂直実装タイプの場合は、前記第2のサポートリードを
前記パッケージ本体の第2の側面から導出する根元部分
で切断することができる。
1のサポートリードを前記パッケージ本体の第1の側面
から導出する根元部分で切断することができる。また、
垂直実装タイプの場合は、前記第2のサポートリードを
前記パッケージ本体の第2の側面から導出する根元部分
で切断することができる。
【0015】
【実施例】以下図面を参照して本発明を説明する。
【0016】図1は本発明の第1の実施例を示す図であ
り、図1(A)および(B)は第1の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
1(C)および(D)は第1の実施例の水平実装タイプ
の表面実装型半導体装置の上面図および回路基板への実
装方向を示す側面図である。
り、図1(A)および(B)は第1の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
1(C)および(D)は第1の実施例の水平実装タイプ
の表面実装型半導体装置の上面図および回路基板への実
装方向を示す側面図である。
【0017】図1(A)および(B)の垂直実装タイプ
の半導体装置101は、2つの主表面と4つの側面とを
有し、長辺25mm、短辺12mm、厚さ1.2mmの
長立方体形状のモールド樹脂によるパッケージ本体11
の、1つの長側面13から複数のリード端子15および
サポートリード16が1つの主表面12と平行に1.0
mm導出し、その先端が直角に曲げられて1.8mm長
の先端部17,18をそれぞれ形成している。リード端
子15の先端部17はプリントボード等の回路基板30
0の表面に形成された配線層(図示省略、以下同じ)に
固着して、パッケージ本体11内の半導体チップと配線
層との電気的接続を行う。サポートリード16の先端部
18は回路基板300の表面に形成された配線層もしく
は電気回路に関係のない導電層に固着して垂直実装され
た半導体装置101の支持を行うが、サポートリード1
6はパッケージ本体11内の半導体チップと電気的に接
続されていないからサポートリード16の先端部18が
固着された回路基板の配線層、導電層と半導体チップと
の電気的接続は存在しない。またパッケージ本体11の
主面から2個の凸部19が0.5〜1.0mmの高さH
2 に突出しており、この突出寸法は同型パッケージを水
平実装した場合の回路基板との間隔と同様の寸法となっ
ている。
の半導体装置101は、2つの主表面と4つの側面とを
有し、長辺25mm、短辺12mm、厚さ1.2mmの
長立方体形状のモールド樹脂によるパッケージ本体11
の、1つの長側面13から複数のリード端子15および
サポートリード16が1つの主表面12と平行に1.0
mm導出し、その先端が直角に曲げられて1.8mm長
の先端部17,18をそれぞれ形成している。リード端
子15の先端部17はプリントボード等の回路基板30
0の表面に形成された配線層(図示省略、以下同じ)に
固着して、パッケージ本体11内の半導体チップと配線
層との電気的接続を行う。サポートリード16の先端部
18は回路基板300の表面に形成された配線層もしく
は電気回路に関係のない導電層に固着して垂直実装され
た半導体装置101の支持を行うが、サポートリード1
6はパッケージ本体11内の半導体チップと電気的に接
続されていないからサポートリード16の先端部18が
固着された回路基板の配線層、導電層と半導体チップと
の電気的接続は存在しない。またパッケージ本体11の
主面から2個の凸部19が0.5〜1.0mmの高さH
2 に突出しており、この突出寸法は同型パッケージを水
平実装した場合の回路基板との間隔と同様の寸法となっ
ている。
【0018】図1(C)および(D)の水平実装タイプ
の半導体装置201は、上記垂直実装タイプの半導体装
置101と同形状のパッケージ本体11および同形状の
凸部19を有している。この水平実装タイプの半導体装
置201の複数のリード端子25は、側面13から主表
面12に平行に導出した後、屈曲して主表面12と同一
面より0.5〜1.0mm間の所定寸法H1 突出し、再
度、主面12と平行になるように屈曲した先端部27と
なっている。このリード端子25の主表面12と同一面
から突出する高さH1 と凸部19の主面12から突出す
る高さH2 とは等しくなっている。また図1(A),
(B)のサポートリード16は、図1(C),(D)の
水平実装タイプの半導体装置201ではパッケージ本体
11の側面13の根元の部分で切断除去されている。リ
ード端子25の先端部27はプリントボード等の回路基
板300の表面に形成された配線層に固着して、パッケ
ージ本体11内の半導体チップと配線層との電気的接続
を行う。パッケージ本体11と一体的にモールド樹脂に
より形成された凸部19は、回路基板300の表面に接
して水平実装された半導体装置201の支持を行う。
の半導体装置201は、上記垂直実装タイプの半導体装
置101と同形状のパッケージ本体11および同形状の
凸部19を有している。この水平実装タイプの半導体装
置201の複数のリード端子25は、側面13から主表
面12に平行に導出した後、屈曲して主表面12と同一
面より0.5〜1.0mm間の所定寸法H1 突出し、再
度、主面12と平行になるように屈曲した先端部27と
なっている。このリード端子25の主表面12と同一面
から突出する高さH1 と凸部19の主面12から突出す
る高さH2 とは等しくなっている。また図1(A),
(B)のサポートリード16は、図1(C),(D)の
水平実装タイプの半導体装置201ではパッケージ本体
11の側面13の根元の部分で切断除去されている。リ
ード端子25の先端部27はプリントボード等の回路基
板300の表面に形成された配線層に固着して、パッケ
ージ本体11内の半導体チップと配線層との電気的接続
を行う。パッケージ本体11と一体的にモールド樹脂に
より形成された凸部19は、回路基板300の表面に接
して水平実装された半導体装置201の支持を行う。
【0019】次に図2を用いて第1の実施例の垂直実装
タイプの半導体装置101および水平実装タイプの半導
体装置201の製造方法を説明する。
タイプの半導体装置101および水平実装タイプの半導
体装置201の製造方法を説明する。
【0020】リードフレーム形成工程60で枠64から
サスペンダー63により支持されたアイランド部62、
アイランド部62の片側のみに位置するリード端子1
5’およびサポートリード16’を有するリードフレー
ム61を形成し、チップマウントおよびボンディング工
程70でアイランド部62に半導体チップ71を固着
し、半導体チップ71の電極(図示省略、以下同じ)と
リード端子15’とをボンディングワイヤー72で電気
的に接続し、パッケージング封入工程としてのモールド
封入工程で、樹脂81による封入および凸部19を含む
パッケージ本体11の形成を行う。この工程がモールド
封入ではなくハーメチックシールによる気密封入の場合
は、パッケージ本体11はセラミックで構成される。
サスペンダー63により支持されたアイランド部62、
アイランド部62の片側のみに位置するリード端子1
5’およびサポートリード16’を有するリードフレー
ム61を形成し、チップマウントおよびボンディング工
程70でアイランド部62に半導体チップ71を固着
し、半導体チップ71の電極(図示省略、以下同じ)と
リード端子15’とをボンディングワイヤー72で電気
的に接続し、パッケージング封入工程としてのモールド
封入工程で、樹脂81による封入および凸部19を含む
パッケージ本体11の形成を行う。この工程がモールド
封入ではなくハーメチックシールによる気密封入の場合
は、パッケージ本体11はセラミックで構成される。
【0021】次に、リード端子成型工程91において完
成半導体装置を垂直実装タイプとするか水平実装タイプ
とするかの決定に基づいて、2通りの工程に分けられ
る。
成半導体装置を垂直実装タイプとするか水平実装タイプ
とするかの決定に基づいて、2通りの工程に分けられ
る。
【0022】垂直実装タイプの場合は、リード端子1
5’およびサポートリード16’をリードフレーム61
から切り離し、その先端を曲げてそれぞれの先端部17
および18(図1(A),(B))を有するリード端子
15およびサポートリード16を成型形成して垂直実装
タイプの半導体装置101を完成させる。
5’およびサポートリード16’をリードフレーム61
から切り離し、その先端を曲げてそれぞれの先端部17
および18(図1(A),(B))を有するリード端子
15およびサポートリード16を成型形成して垂直実装
タイプの半導体装置101を完成させる。
【0023】水平実装タイプの場合は、リード端子1
5’をリードフレーム61から切り離し、サポートリー
ド16’をパッケージ本体11の側面13の根元の部分
から切断することによりリードフレーム61から切り離
し、導出するリード端子15’の先端を曲げて先端部2
7(図1(C),(D))を有するリード端子25を成
型形成して水平実装タイプの半導体装置201を完成さ
せる。
5’をリードフレーム61から切り離し、サポートリー
ド16’をパッケージ本体11の側面13の根元の部分
から切断することによりリードフレーム61から切り離
し、導出するリード端子15’の先端を曲げて先端部2
7(図1(C),(D))を有するリード端子25を成
型形成して水平実装タイプの半導体装置201を完成さ
せる。
【0024】図3は本発明の第2の実施例を示す図であ
り、図3(A)および(B)は第2の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
3(C)および(D)は第2の実施例の水平実装タイプ
の表面実装型半導体装置の上面図および回路基板への実
装方向を示す側面図である。
り、図3(A)および(B)は第2の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
3(C)および(D)は第2の実施例の水平実装タイプ
の表面実装型半導体装置の上面図および回路基板への実
装方向を示す側面図である。
【0025】図3(A)および(B)の垂直実装タイプ
の半導体装置102において、長立方体形状のモールド
樹脂によるパッケージ本体31は、第1の長側面33、
第2の長側面34および主表面32を有し、第1の長側
面33から複数のリード端子15および第1のサポート
リード16が主表面32と平行に導出し、その先端が直
角に曲げられて先端部17,18をそれぞれ形成してい
る。
の半導体装置102において、長立方体形状のモールド
樹脂によるパッケージ本体31は、第1の長側面33、
第2の長側面34および主表面32を有し、第1の長側
面33から複数のリード端子15および第1のサポート
リード16が主表面32と平行に導出し、その先端が直
角に曲げられて先端部17,18をそれぞれ形成してい
る。
【0026】図3(C)および(D)の水平実装タイプ
の半導体装置202は、上記垂直実装タイプの半導体装
置201と同形状のパッケージ本体31を有している。
この水平実装タイプの半導体装置202の複数のリード
端子25は第1の長側面33から主表面32に平行に導
出した後、屈曲して主表面32と同一面より所定寸法突
出し、再度、主面32と平行になるように屈曲した先端
部27を形成し、この先端部27が回路基板300の配
線層と固着接続している。また、図3(A),(B)で
示した第1のサポートリード16は図3(C),(D)
ではパッケージ本体31の第1の長側面33の根元の部
分で切断除去されているが、図3(C),(D)の水平
実装タイプの半導体装置202ではパッケージ本体32
の第2のの長側面34の両端部分から第2のサポートリ
ード35が導出している。この第2のサポートリード3
5は第2の長側面34から主面32に平行に導出した
後、屈曲して主面と同一の面より、リード端子25の突
出量H1 と同じ寸法H3 に突出し、再度、主表面32と
平行になるように屈曲した先端部37を形成している。
また第2のサポートリード35も、第1のサポートリー
ド16と同様に、パッケージ本体31内の半導体チップ
と接続されていないから第2のサポートリード35の先
端部37が半導体装置202を支持するために固着され
た回路基板の配線層、導電層と半導体チップとの電気的
接続は存在しない。
の半導体装置202は、上記垂直実装タイプの半導体装
置201と同形状のパッケージ本体31を有している。
この水平実装タイプの半導体装置202の複数のリード
端子25は第1の長側面33から主表面32に平行に導
出した後、屈曲して主表面32と同一面より所定寸法突
出し、再度、主面32と平行になるように屈曲した先端
部27を形成し、この先端部27が回路基板300の配
線層と固着接続している。また、図3(A),(B)で
示した第1のサポートリード16は図3(C),(D)
ではパッケージ本体31の第1の長側面33の根元の部
分で切断除去されているが、図3(C),(D)の水平
実装タイプの半導体装置202ではパッケージ本体32
の第2のの長側面34の両端部分から第2のサポートリ
ード35が導出している。この第2のサポートリード3
5は第2の長側面34から主面32に平行に導出した
後、屈曲して主面と同一の面より、リード端子25の突
出量H1 と同じ寸法H3 に突出し、再度、主表面32と
平行になるように屈曲した先端部37を形成している。
また第2のサポートリード35も、第1のサポートリー
ド16と同様に、パッケージ本体31内の半導体チップ
と接続されていないから第2のサポートリード35の先
端部37が半導体装置202を支持するために固着され
た回路基板の配線層、導電層と半導体チップとの電気的
接続は存在しない。
【0027】次に図4を用いて第2の実施例の垂直実装
タイプの半導体装置102および水平実装タイプの半導
体装置202の製造方法を説明する。
タイプの半導体装置102および水平実装タイプの半導
体装置202の製造方法を説明する。
【0028】リードフレーム形成工程60で枠64から
サスペンダー63により支持されたアイランド部62、
アイランド部62の一方の側に位置するリード端子1
5’および第1のサポートリード16’,他方の側に位
置する第2のサポートリード35’を有するリードフレ
ーム61を形成し、チップマウントおよびボンディング
工程70でアイランド部62に半導体チップ71を固着
し、半導体チップ71の電極とリード端子15’とをボ
ンディングワイヤー72で接続し、モールド封入工程
で、樹脂82による封入およびパッケージ本体31の形
成を行う。この工程がモールド封入ではなくハーメチッ
クシールによる気密封入の場合は、パッケージ本体31
はセラミックで構成される。
サスペンダー63により支持されたアイランド部62、
アイランド部62の一方の側に位置するリード端子1
5’および第1のサポートリード16’,他方の側に位
置する第2のサポートリード35’を有するリードフレ
ーム61を形成し、チップマウントおよびボンディング
工程70でアイランド部62に半導体チップ71を固着
し、半導体チップ71の電極とリード端子15’とをボ
ンディングワイヤー72で接続し、モールド封入工程
で、樹脂82による封入およびパッケージ本体31の形
成を行う。この工程がモールド封入ではなくハーメチッ
クシールによる気密封入の場合は、パッケージ本体31
はセラミックで構成される。
【0029】次に、リード端子成型工程92において完
成半導体装置を垂直実装タイプとするか水平実装タイプ
とするかの決定に基づいて、2通りの工程に分けられ
る。
成半導体装置を垂直実装タイプとするか水平実装タイプ
とするかの決定に基づいて、2通りの工程に分けられ
る。
【0030】垂直実装タイプの場合は、第2のサポート
リード35’をパッケージ本体31の第2の長側面34
の根元の部分で切断除去し、リード端子15’および第
1のサポートリード16’をリードフレーム66から切
り離し、その先端を曲げてそれぞれの先端部17および
18(図3(A),(B))を有するリード端子15お
よび第1のサポートリード16を成型形成して垂直実装
タイプの半導体装置101を完成させる。
リード35’をパッケージ本体31の第2の長側面34
の根元の部分で切断除去し、リード端子15’および第
1のサポートリード16’をリードフレーム66から切
り離し、その先端を曲げてそれぞれの先端部17および
18(図3(A),(B))を有するリード端子15お
よび第1のサポートリード16を成型形成して垂直実装
タイプの半導体装置101を完成させる。
【0031】水平実装タイプの場合は、第1のサポート
リード16’をパッケージ本体31の第1の長側面33
の根元の部分で切断除去し、リード端子15’および第
2のサポートリード35’をリードフレーム66から切
り離し、リード端子15’および第2のサポートリード
35’の先端を曲げて先端部27および37(図3
(C),(D))を有するリード端子25および第2の
サポートリード35を成型形成して水平実装タイプの半
導体装置202を完成させる。
リード16’をパッケージ本体31の第1の長側面33
の根元の部分で切断除去し、リード端子15’および第
2のサポートリード35’をリードフレーム66から切
り離し、リード端子15’および第2のサポートリード
35’の先端を曲げて先端部27および37(図3
(C),(D))を有するリード端子25および第2の
サポートリード35を成型形成して水平実装タイプの半
導体装置202を完成させる。
【0032】図5に第1の実施例による水平実装タイプ
の複数(2個のみ図示)の半導体装置201を回路基板
300に実装する例を示す。同図に示すように、一つの
半導体装置201下の凸部19が存在しない箇所に、他
の半導体装置201の複数のリード端子25が入り込む
態様とすることことにより高密度に実装される。
の複数(2個のみ図示)の半導体装置201を回路基板
300に実装する例を示す。同図に示すように、一つの
半導体装置201下の凸部19が存在しない箇所に、他
の半導体装置201の複数のリード端子25が入り込む
態様とすることことにより高密度に実装される。
【0033】図6に第2の実施例による水平実装タイプ
の複数(2個のみ図示)の半導体装置202を回路基板
300に実装する例を示す。同図に示すように、一つの
半導体装置202の第2のサポートリード35間に他の
半導体装置202の複数のリード端子25が入り込む態
様とすることにより高密度に実装される。
の複数(2個のみ図示)の半導体装置202を回路基板
300に実装する例を示す。同図に示すように、一つの
半導体装置202の第2のサポートリード35間に他の
半導体装置202の複数のリード端子25が入り込む態
様とすることにより高密度に実装される。
【0034】
【発明の効果】以上説明したように、本発明の水平実装
タイプおよび垂直実装タイプの半導体装置は、リードフ
レーム形成、チップのマウント、ボンディング、封入の
各工程は両タイプについて同一の工程を使用すれことが
でき、リード端子成型の工程のみにより水平実装タイプ
か垂直実装タイプかにより別工程となる。
タイプおよび垂直実装タイプの半導体装置は、リードフ
レーム形成、チップのマウント、ボンディング、封入の
各工程は両タイプについて同一の工程を使用すれことが
でき、リード端子成型の工程のみにより水平実装タイプ
か垂直実装タイプかにより別工程となる。
【0035】したがってリードフレーム形成から、水平
実装タイプか垂直実装タイプかによりそれぞれ別工程を
使用せざるをえなかった従来技術と比較して、本発明の
半導体装置は大幅な能率的製造を可能にする。
実装タイプか垂直実装タイプかによりそれぞれ別工程を
使用せざるをえなかった従来技術と比較して、本発明の
半導体装置は大幅な能率的製造を可能にする。
【0036】また本発明では、リード端子成型工程まで
は両タイプを同一の工程で製造を進行させることができ
るから、耐湿性などの評価は一方のタイプのパッケージ
について行なえば十分であり、したがって評価の工程、
工数も半分で済むという効果を有する。
は両タイプを同一の工程で製造を進行させることができ
るから、耐湿性などの評価は一方のタイプのパッケージ
について行なえば十分であり、したがって評価の工程、
工数も半分で済むという効果を有する。
【0037】また本発明では、リード端子成型の工程
は、従来の水平実装タイプおよび垂直実装タイプのパッ
ケージで使用しているものと同じように成型できるた
め、SVPやTSOPなど従来のパッケージを用いる実
装ラインにそのまま実装することが可能となる。
は、従来の水平実装タイプおよび垂直実装タイプのパッ
ケージで使用しているものと同じように成型できるた
め、SVPやTSOPなど従来のパッケージを用いる実
装ラインにそのまま実装することが可能となる。
【図1】本発明の第1の実施例を示す図であり、図1
(A)および(B)はそれぞれ第1の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
1(C)および(D)はそれぞれ第1の実施例の水平実
装タイプの表面実装型半導体装置の上面図および回路基
板への実装方向を示す側面図である。
(A)および(B)はそれぞれ第1の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
1(C)および(D)はそれぞれ第1の実施例の水平実
装タイプの表面実装型半導体装置の上面図および回路基
板への実装方向を示す側面図である。
【図2】第1の実施例の垂直実装タイプおよび水平実装
タイプの半導体装置の製造を工程順に示す図である。
タイプの半導体装置の製造を工程順に示す図である。
【図3】本発明の第2の実施例を示す図であり、図3
(A)および(B)はそれぞれ第2の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
3(C)および(D)はそれぞれ第2の実施例の水平実
装タイプの表面実装型半導体装置の上面図および回路基
板への実装方向を示す側面図である。
(A)および(B)はそれぞれ第2の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
3(C)および(D)はそれぞれ第2の実施例の水平実
装タイプの表面実装型半導体装置の上面図および回路基
板への実装方向を示す側面図である。
【図4】第2の実施例の垂直実装タイプおよび水平実装
タイプの半導体装置の製造を工程順に示す図である。
タイプの半導体装置の製造を工程順に示す図である。
【図5】本発明の第1の実施例における水平実装タイプ
の半導体装置の複数個を回路基板に実装した状態の一例
を示す図であり、(A)は上面図、(B)は側面図であ
る。
の半導体装置の複数個を回路基板に実装した状態の一例
を示す図であり、(A)は上面図、(B)は側面図であ
る。
【図6】本発明の第2の実施例における水平実装タイプ
の半導体装置の複数個を回路基板に実装した状態の一例
を示す図であり、(A)は上面図、(B)は側面図であ
る。
の半導体装置の複数個を回路基板に実装した状態の一例
を示す図であり、(A)は上面図、(B)は側面図であ
る。
【図7】従来技術を示す図であり、図7(A)および
(B)はそれぞれ従来技術の垂直実装タイプの表面実装
型半導体装置の一部斜視図を含む正面図および回路基板
への実装方向を示す側面図であり、図7(C)および
(D)はそれぞれ従来技術の水平実装タイプの表面実装
型半導体装置の上面図および回路基板への実装方向を示
す側面図である。
(B)はそれぞれ従来技術の垂直実装タイプの表面実装
型半導体装置の一部斜視図を含む正面図および回路基板
への実装方向を示す側面図であり、図7(C)および
(D)はそれぞれ従来技術の水平実装タイプの表面実装
型半導体装置の上面図および回路基板への実装方向を示
す側面図である。
【図8】従来技術の垂直実装タイプの半導体装置の製造
を工程順に示す図である。
を工程順に示す図である。
【図9】従来技術の水平実装タイプの半導体装置の製造
を工程順に示す図である。
を工程順に示す図である。
【図10】他の従来技術の表面実装半導体装置を示す図
であり、図10(A)および(B)はそれぞれ垂直実装
時における正面図および回路基板への実装方向を示す側
面図であり、図10(C)および(D)はそれぞれ水平
実装時における正面図および回路基板への実装方向を示
す側面図である。
であり、図10(A)および(B)はそれぞれ垂直実装
時における正面図および回路基板への実装方向を示す側
面図であり、図10(C)および(D)はそれぞれ水平
実装時における正面図および回路基板への実装方向を示
す側面図である。
11,31,41,51,56 パッケージ本体 12,32,42,52 パッケージ本体の主表面 13,33,34,43,53,54 パッケージ本
体の側面 15,25,45,57 リード端子 15’,45’ リード端子成型工程前のリード端子 16,35 サポートリード 16’,35’ リード端子成型工程前のサポートリ
ード 17,27,47 リード端子の先端部 18,37 サポートリードの先端部 19 パッケージ本体の凸部 60 リードフレーム形成工程 61,66,67,68 リードフレーム 62 リードフレームのアイランド部 63 リードフレームのサスペンダー 64 リードフレームの枠 70 チップマウントおよびボンディング工程 71 半導体チップ 72 ボンディングワイヤ 80 モールド封入工程 81,82,83,84 モールド樹脂 91,92,93,94 リード端子成型工程 101,102,103 垂直実装タイプの半導体装
置 201,202,203 水平実装タイプの半導体装
置 300 回路基板
体の側面 15,25,45,57 リード端子 15’,45’ リード端子成型工程前のリード端子 16,35 サポートリード 16’,35’ リード端子成型工程前のサポートリ
ード 17,27,47 リード端子の先端部 18,37 サポートリードの先端部 19 パッケージ本体の凸部 60 リードフレーム形成工程 61,66,67,68 リードフレーム 62 リードフレームのアイランド部 63 リードフレームのサスペンダー 64 リードフレームの枠 70 チップマウントおよびボンディング工程 71 半導体チップ 72 ボンディングワイヤ 80 モールド封入工程 81,82,83,84 モールド樹脂 91,92,93,94 リード端子成型工程 101,102,103 垂直実装タイプの半導体装
置 201,202,203 水平実装タイプの半導体装
置 300 回路基板
Claims (6)
- 【請求項1】 主表面と側面とを有するパッケージ本体
の1つの側面のみから複数のリード端子が導出され、前
記リード端子はそれぞれ前記主表面と平行に導出した後
屈曲して該主表面と同一面より所定寸法突出し再度該主
表面と平行になるように屈曲した先端部形状となってお
り、前記複数のリード端子が導出された前記側面とは反
対側の側面から導出された複数のサポートリードを支持
手段として具備し、前記サポートリードのそれぞれは前
記主表面と平行に導出された後屈曲して該主表面と同一
面より、前記リード端子の所定突出寸法と同様の寸法に
突出し再度該主表面と平行になるように屈曲した先端部
形状を有し、前記複数のリード端子はその側面の端部分
を除く中央部分から導出され、前期複数のサポートリー
ドはその側面の中央部分を除く端部分から導出され、こ
れにより一つの半導体装置の前記サポートリード間に他
の半導体装置の前記複数のリード端子が入り込む態様を
もって回路基板上に実装することを可能としたことを特
徴とする水平実装タイプの半導体装置。 - 【請求項2】 アイランド部と、前記アイランド部の一
辺側に形成された複数のリード端子と、前記アイランド
部の前記一辺側に形成された、垂直実装の場合に支持手
段となる複数のサポートリードとを有するリードフレー
ムを用意する工程と、 前記アイランド部に半導体チップを固着し、該半導体チ
ップ上の複数の電極と対応する前記リード端子の第1の
先端部とをそれぞれ接続する工程と、 前記アイランド部、前記半導体チップ、前記リード端子
の第1の先端部および前記サポートリードの前記アイラ
ンド部側の第1の先端部を含んでパッケージングし、こ
れにより主表面と側面とを有するパッケージ本体の1つ
の側面のみから複数の前記リード端子および複数の前記
サポートリードをそれぞれ前記主表面と平行に導出し、
かつ該パッケージ本体の主表面から水平実装の場合に支
持手段となる凸部を突出した中間製品を得る工程と、 しかる後、完成半導体装置を垂直実装タイプとするか水
平実装タイプとするかの決定に基づいて、垂直実装タイ
プの場合は前記主表面と平行に導出したそれぞれの前記
リード端子および前記サポートリードの先端を該主表面
と直角方向に屈曲させた第2の先端部を形状形成し、水
平実装タイプの場合は前記主表面と平行に導出したそれ
ぞれの前記リード端子を屈曲させて該主表面と同一面よ
り所定寸法突出させ再度該主表面と平行になるように屈
曲させた第2の先端部を形状形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項3】 水平実装タイプの場合は前記サポートリ
ードを前記パッケージ本体の前記側面から導出する根元
部分で切断することを特徴とする請求項2に記載の半導
体装置の製造方法。 - 【請求項4】 アイランド部と、前記アイランド部の第
1の辺側に形成された複数のリード端子および垂直実装
の場合に支持手段となる複数の第1のサポートリード
と、前記アイランド部の前記第1の辺とは反対側の第2
の辺側に形成された、水平実装の場合に支持手段となる
複数の第2のサポートリードとを有するリードフレーム
を用意する工程と、 前記アイランド部に半導体チップを固着し、該半導体チ
ップ上の複数の電極と対応する前記リード端子の第1の
先端部とをそれぞれ接続する工程と、 前記アイランド部、前記半導体チップ、前記リード端子
の第1の先端部および前記第1および第2のサポートリ
ードの前記アイランド部側の第1の先端部を含んでパッ
ケージングし、これにより主表面と側面とを有するパッ
ケージ本体の第1の側面のみから複数の前記リード端子
および第1のサポートリードをそれぞれ前記主表面と平
行に導出し、該パッケージ本体の前記第1の側面とは反
対側の第2の側面から複数の前記第2のサポートリード
をそれぞれ前記主表面と平行に導出した中間製品を得る
工程と、 しかる後、完成半導体装置を垂直実装タイプとするか水
平実装タイプとするかの決定に基づいて、垂直実装タイ
プの場合は前記主表面と平行に導出したそれぞれの前記
リード端子および前記第1のサポートリードの先端を該
主表面と直角方向に屈曲させた第2の先端部を形状形成
し、水平実装タイプの場合は前記主表面と平行に導出し
たそれぞれの前記リード端子および前記第2のサポート
リードの先端を屈曲させて該主表面と同一面より所定寸
法突出させ再度該主表面と平行になるように屈曲させた
第2の先端部を形状形成する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項5】 水平実装タイプの場合は前記第1のサポ
ートリードを前記パッケージ本体の第1の側面から導出
する根元部分で切断することを特徴とする請求項4に記
載の半導体装置の製造方法。 - 【請求項6】 垂直実装タイプの場合は前記第2のサポ
ートリードを前記パッケージ本体の第2の側面から導出
する根元部分で切断することを特徴とする請求項4に記
載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5163048A JP2565091B2 (ja) | 1993-07-01 | 1993-07-01 | 半導体装置およびその製造方法 |
US08/697,604 US5635760A (en) | 1993-07-01 | 1996-08-27 | Surface mount semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5163048A JP2565091B2 (ja) | 1993-07-01 | 1993-07-01 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0722568A JPH0722568A (ja) | 1995-01-24 |
JP2565091B2 true JP2565091B2 (ja) | 1996-12-18 |
Family
ID=15766191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5163048A Expired - Fee Related JP2565091B2 (ja) | 1993-07-01 | 1993-07-01 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5635760A (ja) |
JP (1) | JP2565091B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100192180B1 (ko) * | 1996-03-06 | 1999-06-15 | 김영환 | 멀티-레이어 버텀 리드 패키지 |
DE19625228C2 (de) * | 1996-06-24 | 1998-05-14 | Siemens Ag | Systemträger für die Montage einer integrierten Schaltung in einem Spritzgußgehäuse |
US6123712A (en) * | 1996-08-23 | 2000-09-26 | Scimed Life Systems, Inc. | Balloon catheter with stent securement means |
SE516207C2 (sv) * | 1996-11-26 | 2001-12-03 | Ericsson Telefon Ab L M | Förfarande och anordning för att ytmontera en komponent stående på en bärare |
WO1998053651A1 (en) * | 1997-05-23 | 1998-11-26 | Alpine Microsystems, Inc. | A system and method for packaging integrated circuits |
US6175161B1 (en) | 1998-05-22 | 2001-01-16 | Alpine Microsystems, Inc. | System and method for packaging integrated circuits |
JPH10335580A (ja) * | 1997-06-02 | 1998-12-18 | Mitsubishi Electric Corp | 半導体パッケージおよびこれを用いた半導体モジュール |
JP2001513593A (ja) * | 1997-08-08 | 2001-09-04 | ノキア ネットワークス オサケ ユキチュア | 表面取付型silハイブリッド回路の製造方法 |
US6043558A (en) * | 1997-09-12 | 2000-03-28 | Micron Technology, Inc. | IC packages including separated signal and power supply edge connections, systems and devices including such packages, and methods of connecting such packages |
US6172413B1 (en) | 1997-10-09 | 2001-01-09 | Micron Technology, Inc. | Chip leads constrained in dielectric media |
US5940277A (en) * | 1997-12-31 | 1999-08-17 | Micron Technology, Inc. | Semiconductor device including combed bond pad opening, assemblies and methods |
US5995378A (en) * | 1997-12-31 | 1999-11-30 | Micron Technology, Inc. | Semiconductor device socket, assembly and methods |
US6235551B1 (en) | 1997-12-31 | 2001-05-22 | Micron Technology, Inc. | Semiconductor device including edge bond pads and methods |
US6342731B1 (en) * | 1997-12-31 | 2002-01-29 | Micron Technology, Inc. | Vertically mountable semiconductor device, assembly, and methods |
US6803656B2 (en) * | 1997-12-31 | 2004-10-12 | Micron Technology, Inc. | Semiconductor device including combed bond pad opening |
US6140696A (en) | 1998-01-27 | 2000-10-31 | Micron Technology, Inc. | Vertically mountable semiconductor device and methods |
US6078102A (en) * | 1998-03-03 | 2000-06-20 | Silicon Bandwidth, Inc. | Semiconductor die package for mounting in horizontal and upright configurations |
US6087723A (en) * | 1998-03-30 | 2000-07-11 | Micron Technology, Inc. | Vertical surface mount assembly and methods |
US6147411A (en) | 1998-03-31 | 2000-11-14 | Micron Technology, Inc. | Vertical surface mount package utilizing a back-to-back semiconductor device module |
US6089920A (en) * | 1998-05-04 | 2000-07-18 | Micron Technology, Inc. | Modular die sockets with flexible interconnects for packaging bare semiconductor die |
US6224936B1 (en) | 1998-10-07 | 2001-05-01 | Micron Technology, Inc. | Method for reducing warpage during application and curing of encapsulant materials on a printed circuit board |
US6419517B1 (en) | 1999-02-26 | 2002-07-16 | Micron Technology, Inc. | Apparatus and method for packaging circuits |
US6711947B2 (en) * | 2001-06-13 | 2004-03-30 | Rem Scientific Enterprises, Inc. | Conductive fluid logging sensor and method |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61216346A (ja) * | 1985-03-20 | 1986-09-26 | Nec Corp | 混成集積回路 |
JPS61225841A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | 樹脂封止型半導体装置 |
JPH01179442A (ja) * | 1988-01-07 | 1989-07-17 | Nec Corp | 表面実装型電子部品 |
JP2602912B2 (ja) * | 1988-08-11 | 1997-04-23 | 学校法人近畿大学 | ミナミキイロアザミウマ防除用組成物および防除方法 |
JPH0268983A (ja) * | 1988-09-05 | 1990-03-08 | Hitachi Maxell Ltd | 半導体装置 |
JPH0287654A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | 表面実装型半導体装置 |
JPH02122551A (ja) * | 1988-10-31 | 1990-05-10 | Nec Corp | フラットパッケージ |
JPH03105952A (ja) * | 1989-09-19 | 1991-05-02 | Nec Kyushu Ltd | 表面実装型半導体装置 |
JPH03147353A (ja) * | 1989-11-02 | 1991-06-24 | New Japan Radio Co Ltd | 表面実装型半導体パッケージ |
JPH03215964A (ja) * | 1990-01-20 | 1991-09-20 | Mitsubishi Electric Corp | 半導体パッケージ及びその装着基板 |
JPH0479260A (ja) * | 1990-07-20 | 1992-03-12 | Mitsubishi Electric Corp | 半導体装置 |
JP2568748B2 (ja) * | 1990-10-30 | 1997-01-08 | 三菱電機株式会社 | 半導体装置 |
JPH04199555A (ja) * | 1990-11-28 | 1992-07-20 | Ryoden Kasei Co Ltd | 半導体装置 |
DE69222084T2 (de) * | 1991-05-17 | 1998-01-22 | Fujitsu Ltd | Oberflächenmontierbare Halbleiterpackung |
-
1993
- 1993-07-01 JP JP5163048A patent/JP2565091B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-27 US US08/697,604 patent/US5635760A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0722568A (ja) | 1995-01-24 |
US5635760A (en) | 1997-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2565091B2 (ja) | 半導体装置およびその製造方法 | |
US6593840B2 (en) | Electronic packaging device with insertable leads and method of manufacturing | |
US3611061A (en) | Multiple lead integrated circuit device and frame member for the fabrication thereof | |
JPH07273268A (ja) | 半導体パッケージ及び半導体パッケージ用リードフレーム | |
JPH05251613A (ja) | 半導体パッケージ | |
US6179659B1 (en) | Electrical contact device and associated method of manufacture | |
JPH08139257A (ja) | 面実装型半導体装置 | |
JPS6238863B2 (ja) | ||
JP2001035961A (ja) | 半導体装置及びその製造方法 | |
JPS61258458A (ja) | 樹脂封止ic | |
JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
JP2998726B2 (ja) | 半導体装置及びその製造方法 | |
JPS6379361A (ja) | 立設実装形半導体装置 | |
JPH01205456A (ja) | Lsi用多ピンケース | |
JP2879672B2 (ja) | 半導体パッケージのテスト用ソケット | |
CA1175957A (en) | Integrated circuit package | |
WO1982002458A1 (en) | Integrated circuit package | |
JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
JP2000277677A (ja) | リードフレーム、半導体パッケージ及びその製造方法 | |
JPH08250656A (ja) | 半導体装置及びその製造方法 | |
KR0147157B1 (ko) | 티형 고집적 반도체 패키지 | |
JPH0341476Y2 (ja) | ||
JP2001110929A (ja) | 半導体装置 | |
JPH08264705A (ja) | 半導体装置及びそれを用いた実装構造及び実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960806 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |