JP2565091B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2565091B2 JP2565091B2 JP5163048A JP16304893A JP2565091B2 JP 2565091 B2 JP2565091 B2 JP 2565091B2 JP 5163048 A JP5163048 A JP 5163048A JP 16304893 A JP16304893 A JP 16304893A JP 2565091 B2 JP2565091 B2 JP 2565091B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- mounting type
- lead
- semiconductor device
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10454—Vertically mounted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10462—Flat component oriented parallel to the PCB surface
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10696—Single-in-line [SIL] package
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に係わり、特に表面実装型半導体装置およびその
製造方法に関する。
造方法に係わり、特に表面実装型半導体装置およびその
製造方法に関する。
【０００２】
【従来の技術】プリントボード等の回路基板表面に形成
された配線パターンに、半導体装置のリード端子の先端
を表面に平行となるように曲げて電気的に接続する表面
実装型半導体装置は、回路基板にリード端子を挿入して
電気的な接続を行う穴を形成する必要がないので、当該
分野で広く用いられている。
された配線パターンに、半導体装置のリード端子の先端
を表面に平行となるように曲げて電気的に接続する表面
実装型半導体装置は、回路基板にリード端子を挿入して
電気的な接続を行う穴を形成する必要がないので、当該
分野で広く用いられている。
【０００３】現在のメモリなどの標準的な表面実装型半
導体装置は、ＳＶＰと呼ばれ回路基板表面に垂直に実装
する垂直実装タイプと、ＴＳＯＰと呼ばれ回路基板表面
に水平に（平行に）実装する水平実装タイプとに分類さ
れる。
導体装置は、ＳＶＰと呼ばれ回路基板表面に垂直に実装
する垂直実装タイプと、ＴＳＯＰと呼ばれ回路基板表面
に水平に（平行に）実装する水平実装タイプとに分類さ
れる。
【０００４】図７（Ａ）および（Ｂ）は従来技術の垂直
実装タイプの表面実装型半導体装置の一部斜視図を含む
正面図および回路基板への実装方向を示す側面図であ
り、図７（Ｃ）および（Ｄ）は従来技術の水平実装タイ
プの表面実装型半導体装置の上面図および回路基板への
実装方向を示す側面図である。
実装タイプの表面実装型半導体装置の一部斜視図を含む
正面図および回路基板への実装方向を示す側面図であ
り、図７（Ｃ）および（Ｄ）は従来技術の水平実装タイ
プの表面実装型半導体装置の上面図および回路基板への
実装方向を示す側面図である。
【０００５】図７（Ａ）および（Ｂ）の垂直実装タイプ
の半導体装置１０３は、パッケージ本体４１の１つの長
側面４３から複数のリード端子１５およびサポートリー
ド１６が主表面４２と平行に導出し、その先端部１７お
よび１８が直角に曲げられて、回路基板３００に垂直に
実装される。サポートリード１６は半導体装置１０３を
支持する部材であり電気的接続には関係ない。この垂直
実装タイプの半導体装置１０３は図８に示すように、リ
ードフレーム形成工程６０で枠６４からサスペンダー６
３により支持されたアイランド部６２、リード端子１
５’およびサポートリード１６’を有するリードフレー
ム６７を形成し、チップマウントおよびボンディング工
程７０でアイランド部６２に半導体チップ７１を固着
し、その電極とリード端子１５’とをボンディングワイ
ヤー７２で接続し、モールド封入工程で、樹脂８３によ
る封入およびパッケージ本体４１の形成を行う。そして
リード端子成型工程９３により、リード端子１５’およ
びサポートリード１６’をリードフレーム６７から切り
離し、その先端を曲げてそれぞれの先端部１７および１
８（図７）を有するリード端子１５およびサポートリー
ド１６成型形成する。
の半導体装置１０３は、パッケージ本体４１の１つの長
側面４３から複数のリード端子１５およびサポートリー
ド１６が主表面４２と平行に導出し、その先端部１７お
よび１８が直角に曲げられて、回路基板３００に垂直に
実装される。サポートリード１６は半導体装置１０３を
支持する部材であり電気的接続には関係ない。この垂直
実装タイプの半導体装置１０３は図８に示すように、リ
ードフレーム形成工程６０で枠６４からサスペンダー６
３により支持されたアイランド部６２、リード端子１
５’およびサポートリード１６’を有するリードフレー
ム６７を形成し、チップマウントおよびボンディング工
程７０でアイランド部６２に半導体チップ７１を固着
し、その電極とリード端子１５’とをボンディングワイ
ヤー７２で接続し、モールド封入工程で、樹脂８３によ
る封入およびパッケージ本体４１の形成を行う。そして
リード端子成型工程９３により、リード端子１５’およ
びサポートリード１６’をリードフレーム６７から切り
離し、その先端を曲げてそれぞれの先端部１７および１
８（図７）を有するリード端子１５およびサポートリー
ド１６成型形成する。
【０００６】図７（Ｃ）および（Ｄ）の水平実装タイプ
の半導体装置２０３は、パッケージ本体５１の両方の長
側面５３，５４からそれぞれ複数のリード端子４５を主
表面５２と水平に導出し、その先端部４７を主表面５２
と同一面より突出させて主表面と平行方向に曲げて、回
路基板３００に水平に実装される。この水平実装タイプ
の半導体装置２０３は図９に示すように、リードフレー
ム形成工程６０で枠６４からサスペンダー６３により支
持されたアイランド部６２およびアイランド部６２の両
側に位置するリード端子４５’を有するリードフレーム
６８を形成し、チップマウントおよびボンディング工程
７０でアイランド部６２に半導体チップ７１を固着し、
その電極とリード端子４５’とをボンディングワイヤー
７２で接続し、モールド封入工程で、樹脂８４による封
入およびパッケージ本体５１の形成を行う。そしてリー
ド端子成型工程９４により、リード端子４５’をリード
フレーム６８から切り離し、その先端を曲げてその先端
部４７（図７）を有するリード端子４５を成型形成す
る。
の半導体装置２０３は、パッケージ本体５１の両方の長
側面５３，５４からそれぞれ複数のリード端子４５を主
表面５２と水平に導出し、その先端部４７を主表面５２
と同一面より突出させて主表面と平行方向に曲げて、回
路基板３００に水平に実装される。この水平実装タイプ
の半導体装置２０３は図９に示すように、リードフレー
ム形成工程６０で枠６４からサスペンダー６３により支
持されたアイランド部６２およびアイランド部６２の両
側に位置するリード端子４５’を有するリードフレーム
６８を形成し、チップマウントおよびボンディング工程
７０でアイランド部６２に半導体チップ７１を固着し、
その電極とリード端子４５’とをボンディングワイヤー
７２で接続し、モールド封入工程で、樹脂８４による封
入およびパッケージ本体５１の形成を行う。そしてリー
ド端子成型工程９４により、リード端子４５’をリード
フレーム６８から切り離し、その先端を曲げてその先端
部４７（図７）を有するリード端子４５を成型形成す
る。
【０００７】このように垂直実装タイプと水平実装タイ
プとはたがいにパッケージはまったく異なった形状をし
ており、したがって図８および図９に示すように、各製
造工程も独自の工程で行われていた。
プとはたがいにパッケージはまったく異なった形状をし
ており、したがって図８および図９に示すように、各製
造工程も独自の工程で行われていた。
【０００８】一方、実公平２−４９７０３号公報には、
図１０に示すように、パッケージ本体５６から導出され
たリード端子５７を導出面からさらに隣接面に直角に曲
げて延ばし、これにより垂直および水平の両実装に対応
するパッケージが開示されている。
図１０に示すように、パッケージ本体５６から導出され
たリード端子５７を導出面からさらに隣接面に直角に曲
げて延ばし、これにより垂直および水平の両実装に対応
するパッケージが開示されている。
【０００９】
【発明が解決しようとする課題】上記図７乃至図９の従
来技術では、垂直実装タイプおよび水平実装タイプに対
し、リードフレーム形成工程、チップマウントおよびボ
ンディング工程、モールド封入工程、リード端子成型工
程の各工程が独自で行われていたため、水平、垂直両方
の実装タイプのパッケージをそれぞれ製造する場合、一
方のタイプのみを製造する場合と比べて約２倍の工程が
必要であり、かつ、まったく異なった組み立て工程を使
用するため、耐湿性などの信頼性評価も各パッケージご
とに行う必要があるという問題点があった。
来技術では、垂直実装タイプおよび水平実装タイプに対
し、リードフレーム形成工程、チップマウントおよびボ
ンディング工程、モールド封入工程、リード端子成型工
程の各工程が独自で行われていたため、水平、垂直両方
の実装タイプのパッケージをそれぞれ製造する場合、一
方のタイプのみを製造する場合と比べて約２倍の工程が
必要であり、かつ、まったく異なった組み立て工程を使
用するため、耐湿性などの信頼性評価も各パッケージご
とに行う必要があるという問題点があった。
【００１０】一方、図１０の従来技術では、リード端子
の形状が１つのため、ＳＶＰ（垂直実装タイプ）やＴＳ
ＯＰ（水平実装タイプ）など現在標準化が完了している
タイプのリード端子形状をそのまま利用できず、その結
果、ＳＶＰやＴＳＯＰなど従来のパッケージの実装ライ
ンでは使用できないという問題点があった。
の形状が１つのため、ＳＶＰ（垂直実装タイプ）やＴＳ
ＯＰ（水平実装タイプ）など現在標準化が完了している
タイプのリード端子形状をそのまま利用できず、その結
果、ＳＶＰやＴＳＯＰなど従来のパッケージの実装ライ
ンでは使用できないという問題点があった。
【００１１】
【課題を解決するための手段】本発明の第１の特徴は、
主表面と側面とを有するパッケージ本体の１つの側面の
みから複数のリード端子が導出され、前記リード端子は
それぞれ前記主表面と平行に導出した後屈曲して該主表
面と同一面より所定寸法突出し再度該主表面と平行にな
るように屈曲した先端部形状となっており、前記複数の
リード端子が導出された前記側面とは反対側の側面から
導出された複数のサポートリードを支持手段として具備
し、前記サポートリードのそれぞれは前記主表面と平行
に導出された後屈曲して該主表面と同一面より、前記リ
ード端子の所定突出寸法と同様の寸法に突出し再度該主
表面と平行になるように屈曲した先端部形状を有し、前
記複数のリード端子はその側面の端部分を除く中央部分
から導出され、前期複数のサポートリードはその側面の
中央部分を除く端部分から導出され、これにより一つの
半導体装置の前記サポートリード間に他の半導体装置の
前記複数のリード端子が入り込む態様をもって回路基板
上に実装することを可能とした水平実装タイプの半導体
装置にある。
主表面と側面とを有するパッケージ本体の１つの側面の
みから複数のリード端子が導出され、前記リード端子は
それぞれ前記主表面と平行に導出した後屈曲して該主表
面と同一面より所定寸法突出し再度該主表面と平行にな
るように屈曲した先端部形状となっており、前記複数の
リード端子が導出された前記側面とは反対側の側面から
導出された複数のサポートリードを支持手段として具備
し、前記サポートリードのそれぞれは前記主表面と平行
に導出された後屈曲して該主表面と同一面より、前記リ
ード端子の所定突出寸法と同様の寸法に突出し再度該主
表面と平行になるように屈曲した先端部形状を有し、前
記複数のリード端子はその側面の端部分を除く中央部分
から導出され、前期複数のサポートリードはその側面の
中央部分を除く端部分から導出され、これにより一つの
半導体装置の前記サポートリード間に他の半導体装置の
前記複数のリード端子が入り込む態様をもって回路基板
上に実装することを可能とした水平実装タイプの半導体
装置にある。
【００１２】本発明の第２の特徴は、アイランド部と、
前記アイランド部の一辺側に形成された複数のリード端
子と、前記アイランド部の前記一辺側に形成された、垂
直実装の場合に支持手段となる複数のサポートリードと
を有するリードフレームを用意する工程と、前記アイラ
ンド部に半導体チップを固着し、該半導体チップ上の複
数の電極と対応する前記リード端子の第１の先端部とを
それぞれ接続する工程と、前記アイランド部、前記半導
体チップ、前記リード端子の第１の先端部および前記サ
ポートリードの前記アイランド部側の第１の先端部を含
んでパッケージングし、これにより主表面と側面とを有
するパッケージ本体の１つの側面のみから複数の前記リ
ード端子および複数の前記サポートリードをそれぞれ前
記主表面と平行に導出し、かつ該パッケージ本体の主表
面から水平実装の場合に支持手段となる凸部を突出した
中間製品を得る工程と、しかる後、完成半導体装置を垂
直実装タイプとするか水平実装タイプとするかの決定に
基づいて、垂直実装タイプの場合は前記主表面と平行に
導出したそれぞれの前記リード端子および前記サポート
リードの先端を該主表面と直角方向に屈曲させた第２の
先端部を形状形成し、水平実装タイプの場合は前記主表
面と平行に導出したそれぞれの前記リード端子を屈曲さ
せて該主表面と同一面より所定寸法突出させ再度該主表
面と平行になるように屈曲させた第２の先端部を形状形
成する工程とを有する半導体装置の製造方法にある。こ
こで水平実装タイプの場合は、前記サポートリードを前
記パッケージ本体の側面から導出する根元部分で切断す
ることができる。
前記アイランド部の一辺側に形成された複数のリード端
子と、前記アイランド部の前記一辺側に形成された、垂
直実装の場合に支持手段となる複数のサポートリードと
を有するリードフレームを用意する工程と、前記アイラ
ンド部に半導体チップを固着し、該半導体チップ上の複
数の電極と対応する前記リード端子の第１の先端部とを
それぞれ接続する工程と、前記アイランド部、前記半導
体チップ、前記リード端子の第１の先端部および前記サ
ポートリードの前記アイランド部側の第１の先端部を含
んでパッケージングし、これにより主表面と側面とを有
するパッケージ本体の１つの側面のみから複数の前記リ
ード端子および複数の前記サポートリードをそれぞれ前
記主表面と平行に導出し、かつ該パッケージ本体の主表
面から水平実装の場合に支持手段となる凸部を突出した
中間製品を得る工程と、しかる後、完成半導体装置を垂
直実装タイプとするか水平実装タイプとするかの決定に
基づいて、垂直実装タイプの場合は前記主表面と平行に
導出したそれぞれの前記リード端子および前記サポート
リードの先端を該主表面と直角方向に屈曲させた第２の
先端部を形状形成し、水平実装タイプの場合は前記主表
面と平行に導出したそれぞれの前記リード端子を屈曲さ
せて該主表面と同一面より所定寸法突出させ再度該主表
面と平行になるように屈曲させた第２の先端部を形状形
成する工程とを有する半導体装置の製造方法にある。こ
こで水平実装タイプの場合は、前記サポートリードを前
記パッケージ本体の側面から導出する根元部分で切断す
ることができる。
【００１３】本発明の第３の特徴は、アイランド部と、
前記アイランド部の第１の辺側に形成された複数のリー
ド端子および垂直実装の場合に支持手段となる複数の第
１のサポートリードと、前記アイランド部の前記第１の
辺とは反対側の第２の辺側に形成された、水平実装の場
合に支持手段となる複数の第２のサポートリードとを有
するリードフレームを用意する工程と、前記アイランド
部に半導体チップを固着し、該半導体チップ上の複数の
電極と対応する前記リード端子の第１の先端部とをそれ
ぞれ接続する工程と、前記アイランド部、前記半導体チ
ップ、前記リード端子の第１の先端部および前記第１お
よび第２のサポートリードの前記アイランド部側の第１
の先端部を含んでパッケージングし、これにより主表面
と側面とを有するパッケージ本体の第１の側面のみから
複数の前記リード端子および第１のサポートリードをそ
れぞれ前記主表面と平行に導出し、該パッケージ本体の
前記第１の側面とは反対側の第２の側面から複数の前記
第２のサポートリードをそれぞれ前記主表面と平行に導
出した中間製品を得る工程と、完成半導体装置を垂直実
装タイプとするか水平実装タイプとするかの決定に基づ
いて、垂直実装タイプの場合は前記主表面と平行に導出
したそれぞれの前記リード端子および前記第１のサポー
トリードの先端を該主表面と直角方向に屈曲させた第２
の先端部を形状形成し、水平実装タイプの場合は前記主
表面と平行に導出したそれぞれの前記リード端子および
前記第２のサポートリードの先端を屈曲させて該主表面
と同一面より所定寸法突出させ再度該主表面と平行にな
るように屈曲させた第２の先端部を形状形成する工程と
を有する半導体装置の製造方法にある。
前記アイランド部の第１の辺側に形成された複数のリー
ド端子および垂直実装の場合に支持手段となる複数の第
１のサポートリードと、前記アイランド部の前記第１の
辺とは反対側の第２の辺側に形成された、水平実装の場
合に支持手段となる複数の第２のサポートリードとを有
するリードフレームを用意する工程と、前記アイランド
部に半導体チップを固着し、該半導体チップ上の複数の
電極と対応する前記リード端子の第１の先端部とをそれ
ぞれ接続する工程と、前記アイランド部、前記半導体チ
ップ、前記リード端子の第１の先端部および前記第１お
よび第２のサポートリードの前記アイランド部側の第１
の先端部を含んでパッケージングし、これにより主表面
と側面とを有するパッケージ本体の第１の側面のみから
複数の前記リード端子および第１のサポートリードをそ
れぞれ前記主表面と平行に導出し、該パッケージ本体の
前記第１の側面とは反対側の第２の側面から複数の前記
第２のサポートリードをそれぞれ前記主表面と平行に導
出した中間製品を得る工程と、完成半導体装置を垂直実
装タイプとするか水平実装タイプとするかの決定に基づ
いて、垂直実装タイプの場合は前記主表面と平行に導出
したそれぞれの前記リード端子および前記第１のサポー
トリードの先端を該主表面と直角方向に屈曲させた第２
の先端部を形状形成し、水平実装タイプの場合は前記主
表面と平行に導出したそれぞれの前記リード端子および
前記第２のサポートリードの先端を屈曲させて該主表面
と同一面より所定寸法突出させ再度該主表面と平行にな
るように屈曲させた第２の先端部を形状形成する工程と
を有する半導体装置の製造方法にある。
【００１４】ここで、水平実装タイプの場合は、前記第
１のサポートリードを前記パッケージ本体の第１の側面
から導出する根元部分で切断することができる。また、
垂直実装タイプの場合は、前記第２のサポートリードを
前記パッケージ本体の第２の側面から導出する根元部分
で切断することができる。
１のサポートリードを前記パッケージ本体の第１の側面
から導出する根元部分で切断することができる。また、
垂直実装タイプの場合は、前記第２のサポートリードを
前記パッケージ本体の第２の側面から導出する根元部分
で切断することができる。
【００１５】
【実施例】以下図面を参照して本発明を説明する。
【００１６】図１は本発明の第１の実施例を示す図であ
り、図１（Ａ）および（Ｂ）は第１の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
１（Ｃ）および（Ｄ）は第１の実施例の水平実装タイプ
の表面実装型半導体装置の上面図および回路基板への実
装方向を示す側面図である。
り、図１（Ａ）および（Ｂ）は第１の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
１（Ｃ）および（Ｄ）は第１の実施例の水平実装タイプ
の表面実装型半導体装置の上面図および回路基板への実
装方向を示す側面図である。
【００１７】図１（Ａ）および（Ｂ）の垂直実装タイプ
の半導体装置１０１は、２つの主表面と４つの側面とを
有し、長辺２５ｍｍ、短辺１２ｍｍ、厚さ１．２ｍｍの
長立方体形状のモールド樹脂によるパッケージ本体１１
の、１つの長側面１３から複数のリード端子１５および
サポートリード１６が１つの主表面１２と平行に１．０
ｍｍ導出し、その先端が直角に曲げられて１．８ｍｍ長
の先端部１７，１８をそれぞれ形成している。リード端
子１５の先端部１７はプリントボード等の回路基板３０
０の表面に形成された配線層（図示省略、以下同じ）に
固着して、パッケージ本体１１内の半導体チップと配線
層との電気的接続を行う。サポートリード１６の先端部
１８は回路基板３００の表面に形成された配線層もしく
は電気回路に関係のない導電層に固着して垂直実装され
た半導体装置１０１の支持を行うが、サポートリード１
６はパッケージ本体１１内の半導体チップと電気的に接
続されていないからサポートリード１６の先端部１８が
固着された回路基板の配線層、導電層と半導体チップと
の電気的接続は存在しない。またパッケージ本体１１の
主面から２個の凸部１９が０．５〜１．０ｍｍの高さＨ
2 に突出しており、この突出寸法は同型パッケージを水
平実装した場合の回路基板との間隔と同様の寸法となっ
ている。
の半導体装置１０１は、２つの主表面と４つの側面とを
有し、長辺２５ｍｍ、短辺１２ｍｍ、厚さ１．２ｍｍの
長立方体形状のモールド樹脂によるパッケージ本体１１
の、１つの長側面１３から複数のリード端子１５および
サポートリード１６が１つの主表面１２と平行に１．０
ｍｍ導出し、その先端が直角に曲げられて１．８ｍｍ長
の先端部１７，１８をそれぞれ形成している。リード端
子１５の先端部１７はプリントボード等の回路基板３０
０の表面に形成された配線層（図示省略、以下同じ）に
固着して、パッケージ本体１１内の半導体チップと配線
層との電気的接続を行う。サポートリード１６の先端部
１８は回路基板３００の表面に形成された配線層もしく
は電気回路に関係のない導電層に固着して垂直実装され
た半導体装置１０１の支持を行うが、サポートリード１
６はパッケージ本体１１内の半導体チップと電気的に接
続されていないからサポートリード１６の先端部１８が
固着された回路基板の配線層、導電層と半導体チップと
の電気的接続は存在しない。またパッケージ本体１１の
主面から２個の凸部１９が０．５〜１．０ｍｍの高さＨ
2 に突出しており、この突出寸法は同型パッケージを水
平実装した場合の回路基板との間隔と同様の寸法となっ
ている。
【００１８】図１（Ｃ）および（Ｄ）の水平実装タイプ
の半導体装置２０１は、上記垂直実装タイプの半導体装
置１０１と同形状のパッケージ本体１１および同形状の
凸部１９を有している。この水平実装タイプの半導体装
置２０１の複数のリード端子２５は、側面１３から主表
面１２に平行に導出した後、屈曲して主表面１２と同一
面より０．５〜１．０ｍｍ間の所定寸法Ｈ1 突出し、再
度、主面１２と平行になるように屈曲した先端部２７と
なっている。このリード端子２５の主表面１２と同一面
から突出する高さＨ1 と凸部１９の主面１２から突出す
る高さＨ2 とは等しくなっている。また図１（Ａ），
（Ｂ）のサポートリード１６は、図１（Ｃ），（Ｄ）の
水平実装タイプの半導体装置２０１ではパッケージ本体
１１の側面１３の根元の部分で切断除去されている。リ
ード端子２５の先端部２７はプリントボード等の回路基
板３００の表面に形成された配線層に固着して、パッケ
ージ本体１１内の半導体チップと配線層との電気的接続
を行う。パッケージ本体１１と一体的にモールド樹脂に
より形成された凸部１９は、回路基板３００の表面に接
して水平実装された半導体装置２０１の支持を行う。
の半導体装置２０１は、上記垂直実装タイプの半導体装
置１０１と同形状のパッケージ本体１１および同形状の
凸部１９を有している。この水平実装タイプの半導体装
置２０１の複数のリード端子２５は、側面１３から主表
面１２に平行に導出した後、屈曲して主表面１２と同一
面より０．５〜１．０ｍｍ間の所定寸法Ｈ1 突出し、再
度、主面１２と平行になるように屈曲した先端部２７と
なっている。このリード端子２５の主表面１２と同一面
から突出する高さＨ1 と凸部１９の主面１２から突出す
る高さＨ2 とは等しくなっている。また図１（Ａ），
（Ｂ）のサポートリード１６は、図１（Ｃ），（Ｄ）の
水平実装タイプの半導体装置２０１ではパッケージ本体
１１の側面１３の根元の部分で切断除去されている。リ
ード端子２５の先端部２７はプリントボード等の回路基
板３００の表面に形成された配線層に固着して、パッケ
ージ本体１１内の半導体チップと配線層との電気的接続
を行う。パッケージ本体１１と一体的にモールド樹脂に
より形成された凸部１９は、回路基板３００の表面に接
して水平実装された半導体装置２０１の支持を行う。
【００１９】次に図２を用いて第１の実施例の垂直実装
タイプの半導体装置１０１および水平実装タイプの半導
体装置２０１の製造方法を説明する。
タイプの半導体装置１０１および水平実装タイプの半導
体装置２０１の製造方法を説明する。
【００２０】リードフレーム形成工程６０で枠６４から
サスペンダー６３により支持されたアイランド部６２、
アイランド部６２の片側のみに位置するリード端子１
５’およびサポートリード１６’を有するリードフレー
ム６１を形成し、チップマウントおよびボンディング工
程７０でアイランド部６２に半導体チップ７１を固着
し、半導体チップ７１の電極（図示省略、以下同じ）と
リード端子１５’とをボンディングワイヤー７２で電気
的に接続し、パッケージング封入工程としてのモールド
封入工程で、樹脂８１による封入および凸部１９を含む
パッケージ本体１１の形成を行う。この工程がモールド
封入ではなくハーメチックシールによる気密封入の場合
は、パッケージ本体１１はセラミックで構成される。
サスペンダー６３により支持されたアイランド部６２、
アイランド部６２の片側のみに位置するリード端子１
５’およびサポートリード１６’を有するリードフレー
ム６１を形成し、チップマウントおよびボンディング工
程７０でアイランド部６２に半導体チップ７１を固着
し、半導体チップ７１の電極（図示省略、以下同じ）と
リード端子１５’とをボンディングワイヤー７２で電気
的に接続し、パッケージング封入工程としてのモールド
封入工程で、樹脂８１による封入および凸部１９を含む
パッケージ本体１１の形成を行う。この工程がモールド
封入ではなくハーメチックシールによる気密封入の場合
は、パッケージ本体１１はセラミックで構成される。
【００２１】次に、リード端子成型工程９１において完
成半導体装置を垂直実装タイプとするか水平実装タイプ
とするかの決定に基づいて、２通りの工程に分けられ
る。
成半導体装置を垂直実装タイプとするか水平実装タイプ
とするかの決定に基づいて、２通りの工程に分けられ
る。
【００２２】垂直実装タイプの場合は、リード端子１
５’およびサポートリード１６’をリードフレーム６１
から切り離し、その先端を曲げてそれぞれの先端部１７
および１８（図１（Ａ），（Ｂ））を有するリード端子
１５およびサポートリード１６を成型形成して垂直実装
タイプの半導体装置１０１を完成させる。
５’およびサポートリード１６’をリードフレーム６１
から切り離し、その先端を曲げてそれぞれの先端部１７
および１８（図１（Ａ），（Ｂ））を有するリード端子
１５およびサポートリード１６を成型形成して垂直実装
タイプの半導体装置１０１を完成させる。
【００２３】水平実装タイプの場合は、リード端子１
５’をリードフレーム６１から切り離し、サポートリー
ド１６’をパッケージ本体１１の側面１３の根元の部分
から切断することによりリードフレーム６１から切り離
し、導出するリード端子１５’の先端を曲げて先端部２
７（図１（Ｃ），（Ｄ））を有するリード端子２５を成
型形成して水平実装タイプの半導体装置２０１を完成さ
せる。
５’をリードフレーム６１から切り離し、サポートリー
ド１６’をパッケージ本体１１の側面１３の根元の部分
から切断することによりリードフレーム６１から切り離
し、導出するリード端子１５’の先端を曲げて先端部２
７（図１（Ｃ），（Ｄ））を有するリード端子２５を成
型形成して水平実装タイプの半導体装置２０１を完成さ
せる。
【００２４】図３は本発明の第２の実施例を示す図であ
り、図３（Ａ）および（Ｂ）は第２の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
３（Ｃ）および（Ｄ）は第２の実施例の水平実装タイプ
の表面実装型半導体装置の上面図および回路基板への実
装方向を示す側面図である。
り、図３（Ａ）および（Ｂ）は第２の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
３（Ｃ）および（Ｄ）は第２の実施例の水平実装タイプ
の表面実装型半導体装置の上面図および回路基板への実
装方向を示す側面図である。
【００２５】図３（Ａ）および（Ｂ）の垂直実装タイプ
の半導体装置１０２において、長立方体形状のモールド
樹脂によるパッケージ本体３１は、第１の長側面３３、
第２の長側面３４および主表面３２を有し、第１の長側
面３３から複数のリード端子１５および第１のサポート
リード１６が主表面３２と平行に導出し、その先端が直
角に曲げられて先端部１７，１８をそれぞれ形成してい
る。
の半導体装置１０２において、長立方体形状のモールド
樹脂によるパッケージ本体３１は、第１の長側面３３、
第２の長側面３４および主表面３２を有し、第１の長側
面３３から複数のリード端子１５および第１のサポート
リード１６が主表面３２と平行に導出し、その先端が直
角に曲げられて先端部１７，１８をそれぞれ形成してい
る。
【００２６】図３（Ｃ）および（Ｄ）の水平実装タイプ
の半導体装置２０２は、上記垂直実装タイプの半導体装
置２０１と同形状のパッケージ本体３１を有している。
この水平実装タイプの半導体装置２０２の複数のリード
端子２５は第１の長側面３３から主表面３２に平行に導
出した後、屈曲して主表面３２と同一面より所定寸法突
出し、再度、主面３２と平行になるように屈曲した先端
部２７を形成し、この先端部２７が回路基板３００の配
線層と固着接続している。また、図３（Ａ），（Ｂ）で
示した第１のサポートリード１６は図３（Ｃ），（Ｄ）
ではパッケージ本体３１の第１の長側面３３の根元の部
分で切断除去されているが、図３（Ｃ），（Ｄ）の水平
実装タイプの半導体装置２０２ではパッケージ本体３２
の第２のの長側面３４の両端部分から第２のサポートリ
ード３５が導出している。この第２のサポートリード３
５は第２の長側面３４から主面３２に平行に導出した
後、屈曲して主面と同一の面より、リード端子２５の突
出量Ｈ1 と同じ寸法Ｈ3 に突出し、再度、主表面３２と
平行になるように屈曲した先端部３７を形成している。
また第２のサポートリード３５も、第１のサポートリー
ド１６と同様に、パッケージ本体３１内の半導体チップ
と接続されていないから第２のサポートリード３５の先
端部３７が半導体装置２０２を支持するために固着され
た回路基板の配線層、導電層と半導体チップとの電気的
接続は存在しない。
の半導体装置２０２は、上記垂直実装タイプの半導体装
置２０１と同形状のパッケージ本体３１を有している。
この水平実装タイプの半導体装置２０２の複数のリード
端子２５は第１の長側面３３から主表面３２に平行に導
出した後、屈曲して主表面３２と同一面より所定寸法突
出し、再度、主面３２と平行になるように屈曲した先端
部２７を形成し、この先端部２７が回路基板３００の配
線層と固着接続している。また、図３（Ａ），（Ｂ）で
示した第１のサポートリード１６は図３（Ｃ），（Ｄ）
ではパッケージ本体３１の第１の長側面３３の根元の部
分で切断除去されているが、図３（Ｃ），（Ｄ）の水平
実装タイプの半導体装置２０２ではパッケージ本体３２
の第２のの長側面３４の両端部分から第２のサポートリ
ード３５が導出している。この第２のサポートリード３
５は第２の長側面３４から主面３２に平行に導出した
後、屈曲して主面と同一の面より、リード端子２５の突
出量Ｈ1 と同じ寸法Ｈ3 に突出し、再度、主表面３２と
平行になるように屈曲した先端部３７を形成している。
また第２のサポートリード３５も、第１のサポートリー
ド１６と同様に、パッケージ本体３１内の半導体チップ
と接続されていないから第２のサポートリード３５の先
端部３７が半導体装置２０２を支持するために固着され
た回路基板の配線層、導電層と半導体チップとの電気的
接続は存在しない。
【００２７】次に図４を用いて第２の実施例の垂直実装
タイプの半導体装置１０２および水平実装タイプの半導
体装置２０２の製造方法を説明する。
タイプの半導体装置１０２および水平実装タイプの半導
体装置２０２の製造方法を説明する。
【００２８】リードフレーム形成工程６０で枠６４から
サスペンダー６３により支持されたアイランド部６２、
アイランド部６２の一方の側に位置するリード端子１
５’および第１のサポートリード１６’，他方の側に位
置する第２のサポートリード３５’を有するリードフレ
ーム６１を形成し、チップマウントおよびボンディング
工程７０でアイランド部６２に半導体チップ７１を固着
し、半導体チップ７１の電極とリード端子１５’とをボ
ンディングワイヤー７２で接続し、モールド封入工程
で、樹脂８２による封入およびパッケージ本体３１の形
成を行う。この工程がモールド封入ではなくハーメチッ
クシールによる気密封入の場合は、パッケージ本体３１
はセラミックで構成される。
サスペンダー６３により支持されたアイランド部６２、
アイランド部６２の一方の側に位置するリード端子１
５’および第１のサポートリード１６’，他方の側に位
置する第２のサポートリード３５’を有するリードフレ
ーム６１を形成し、チップマウントおよびボンディング
工程７０でアイランド部６２に半導体チップ７１を固着
し、半導体チップ７１の電極とリード端子１５’とをボ
ンディングワイヤー７２で接続し、モールド封入工程
で、樹脂８２による封入およびパッケージ本体３１の形
成を行う。この工程がモールド封入ではなくハーメチッ
クシールによる気密封入の場合は、パッケージ本体３１
はセラミックで構成される。
【００２９】次に、リード端子成型工程９２において完
成半導体装置を垂直実装タイプとするか水平実装タイプ
とするかの決定に基づいて、２通りの工程に分けられ
る。
成半導体装置を垂直実装タイプとするか水平実装タイプ
とするかの決定に基づいて、２通りの工程に分けられ
る。
【００３０】垂直実装タイプの場合は、第２のサポート
リード３５’をパッケージ本体３１の第２の長側面３４
の根元の部分で切断除去し、リード端子１５’および第
１のサポートリード１６’をリードフレーム６６から切
り離し、その先端を曲げてそれぞれの先端部１７および
１８（図３（Ａ），（Ｂ））を有するリード端子１５お
よび第１のサポートリード１６を成型形成して垂直実装
タイプの半導体装置１０１を完成させる。
リード３５’をパッケージ本体３１の第２の長側面３４
の根元の部分で切断除去し、リード端子１５’および第
１のサポートリード１６’をリードフレーム６６から切
り離し、その先端を曲げてそれぞれの先端部１７および
１８（図３（Ａ），（Ｂ））を有するリード端子１５お
よび第１のサポートリード１６を成型形成して垂直実装
タイプの半導体装置１０１を完成させる。
【００３１】水平実装タイプの場合は、第１のサポート
リード１６’をパッケージ本体３１の第１の長側面３３
の根元の部分で切断除去し、リード端子１５’および第
２のサポートリード３５’をリードフレーム６６から切
り離し、リード端子１５’および第２のサポートリード
３５’の先端を曲げて先端部２７および３７（図３
（Ｃ），（Ｄ））を有するリード端子２５および第２の
サポートリード３５を成型形成して水平実装タイプの半
導体装置２０２を完成させる。
リード１６’をパッケージ本体３１の第１の長側面３３
の根元の部分で切断除去し、リード端子１５’および第
２のサポートリード３５’をリードフレーム６６から切
り離し、リード端子１５’および第２のサポートリード
３５’の先端を曲げて先端部２７および３７（図３
（Ｃ），（Ｄ））を有するリード端子２５および第２の
サポートリード３５を成型形成して水平実装タイプの半
導体装置２０２を完成させる。
【００３２】図５に第１の実施例による水平実装タイプ
の複数（２個のみ図示）の半導体装置２０１を回路基板
３００に実装する例を示す。同図に示すように、一つの
半導体装置２０１下の凸部１９が存在しない箇所に、他
の半導体装置２０１の複数のリード端子２５が入り込む
態様とすることことにより高密度に実装される。
の複数（２個のみ図示）の半導体装置２０１を回路基板
３００に実装する例を示す。同図に示すように、一つの
半導体装置２０１下の凸部１９が存在しない箇所に、他
の半導体装置２０１の複数のリード端子２５が入り込む
態様とすることことにより高密度に実装される。
【００３３】図６に第２の実施例による水平実装タイプ
の複数（２個のみ図示）の半導体装置２０２を回路基板
３００に実装する例を示す。同図に示すように、一つの
半導体装置２０２の第２のサポートリード３５間に他の
半導体装置２０２の複数のリード端子２５が入り込む態
様とすることにより高密度に実装される。
の複数（２個のみ図示）の半導体装置２０２を回路基板
３００に実装する例を示す。同図に示すように、一つの
半導体装置２０２の第２のサポートリード３５間に他の
半導体装置２０２の複数のリード端子２５が入り込む態
様とすることにより高密度に実装される。
【００３４】
【発明の効果】以上説明したように、本発明の水平実装
タイプおよび垂直実装タイプの半導体装置は、リードフ
レーム形成、チップのマウント、ボンディング、封入の
各工程は両タイプについて同一の工程を使用すれことが
でき、リード端子成型の工程のみにより水平実装タイプ
か垂直実装タイプかにより別工程となる。
タイプおよび垂直実装タイプの半導体装置は、リードフ
レーム形成、チップのマウント、ボンディング、封入の
各工程は両タイプについて同一の工程を使用すれことが
でき、リード端子成型の工程のみにより水平実装タイプ
か垂直実装タイプかにより別工程となる。
【００３５】したがってリードフレーム形成から、水平
実装タイプか垂直実装タイプかによりそれぞれ別工程を
使用せざるをえなかった従来技術と比較して、本発明の
半導体装置は大幅な能率的製造を可能にする。
実装タイプか垂直実装タイプかによりそれぞれ別工程を
使用せざるをえなかった従来技術と比較して、本発明の
半導体装置は大幅な能率的製造を可能にする。
【００３６】また本発明では、リード端子成型工程まで
は両タイプを同一の工程で製造を進行させることができ
るから、耐湿性などの評価は一方のタイプのパッケージ
について行なえば十分であり、したがって評価の工程、
工数も半分で済むという効果を有する。
は両タイプを同一の工程で製造を進行させることができ
るから、耐湿性などの評価は一方のタイプのパッケージ
について行なえば十分であり、したがって評価の工程、
工数も半分で済むという効果を有する。
【００３７】また本発明では、リード端子成型の工程
は、従来の水平実装タイプおよび垂直実装タイプのパッ
ケージで使用しているものと同じように成型できるた
め、ＳＶＰやＴＳＯＰなど従来のパッケージを用いる実
装ラインにそのまま実装することが可能となる。
は、従来の水平実装タイプおよび垂直実装タイプのパッ
ケージで使用しているものと同じように成型できるた
め、ＳＶＰやＴＳＯＰなど従来のパッケージを用いる実
装ラインにそのまま実装することが可能となる。
【図１】本発明の第１の実施例を示す図であり、図１
（Ａ）および（Ｂ）はそれぞれ第１の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
１（Ｃ）および（Ｄ）はそれぞれ第１の実施例の水平実
装タイプの表面実装型半導体装置の上面図および回路基
板への実装方向を示す側面図である。
（Ａ）および（Ｂ）はそれぞれ第１の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
１（Ｃ）および（Ｄ）はそれぞれ第１の実施例の水平実
装タイプの表面実装型半導体装置の上面図および回路基
板への実装方向を示す側面図である。
【図２】第１の実施例の垂直実装タイプおよび水平実装
タイプの半導体装置の製造を工程順に示す図である。
タイプの半導体装置の製造を工程順に示す図である。
【図３】本発明の第２の実施例を示す図であり、図３
（Ａ）および（Ｂ）はそれぞれ第２の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
３（Ｃ）および（Ｄ）はそれぞれ第２の実施例の水平実
装タイプの表面実装型半導体装置の上面図および回路基
板への実装方向を示す側面図である。
（Ａ）および（Ｂ）はそれぞれ第２の実施例の垂直実装
タイプの表面実装型半導体装置の一部斜視図を含む正面
図および回路基板への実装方向を示す側面図であり、図
３（Ｃ）および（Ｄ）はそれぞれ第２の実施例の水平実
装タイプの表面実装型半導体装置の上面図および回路基
板への実装方向を示す側面図である。
【図４】第２の実施例の垂直実装タイプおよび水平実装
タイプの半導体装置の製造を工程順に示す図である。
タイプの半導体装置の製造を工程順に示す図である。
【図５】本発明の第１の実施例における水平実装タイプ
の半導体装置の複数個を回路基板に実装した状態の一例
を示す図であり、（Ａ）は上面図、（Ｂ）は側面図であ
る。
の半導体装置の複数個を回路基板に実装した状態の一例
を示す図であり、（Ａ）は上面図、（Ｂ）は側面図であ
る。
【図６】本発明の第２の実施例における水平実装タイプ
の半導体装置の複数個を回路基板に実装した状態の一例
を示す図であり、（Ａ）は上面図、（Ｂ）は側面図であ
る。
の半導体装置の複数個を回路基板に実装した状態の一例
を示す図であり、（Ａ）は上面図、（Ｂ）は側面図であ
る。
【図７】従来技術を示す図であり、図７（Ａ）および
（Ｂ）はそれぞれ従来技術の垂直実装タイプの表面実装
型半導体装置の一部斜視図を含む正面図および回路基板
への実装方向を示す側面図であり、図７（Ｃ）および
（Ｄ）はそれぞれ従来技術の水平実装タイプの表面実装
型半導体装置の上面図および回路基板への実装方向を示
す側面図である。
（Ｂ）はそれぞれ従来技術の垂直実装タイプの表面実装
型半導体装置の一部斜視図を含む正面図および回路基板
への実装方向を示す側面図であり、図７（Ｃ）および
（Ｄ）はそれぞれ従来技術の水平実装タイプの表面実装
型半導体装置の上面図および回路基板への実装方向を示
す側面図である。
【図８】従来技術の垂直実装タイプの半導体装置の製造
を工程順に示す図である。
を工程順に示す図である。
【図９】従来技術の水平実装タイプの半導体装置の製造
を工程順に示す図である。
を工程順に示す図である。
【図１０】他の従来技術の表面実装半導体装置を示す図
であり、図１０（Ａ）および（Ｂ）はそれぞれ垂直実装
時における正面図および回路基板への実装方向を示す側
面図であり、図１０（Ｃ）および（Ｄ）はそれぞれ水平
実装時における正面図および回路基板への実装方向を示
す側面図である。
であり、図１０（Ａ）および（Ｂ）はそれぞれ垂直実装
時における正面図および回路基板への実装方向を示す側
面図であり、図１０（Ｃ）および（Ｄ）はそれぞれ水平
実装時における正面図および回路基板への実装方向を示
す側面図である。
１１，３１，４１，５１，５６ パッケージ本体 １２，３２，４２，５２ パッケージ本体の主表面 １３，３３，３４，４３，５３，５４ パッケージ本
体の側面 １５，２５，４５，５７ リード端子 １５’，４５’ リード端子成型工程前のリード端子 １６，３５ サポートリード １６’，３５’ リード端子成型工程前のサポートリ
ード １７，２７，４７ リード端子の先端部 １８，３７ サポートリードの先端部 １９ パッケージ本体の凸部 ６０ リードフレーム形成工程 ６１，６６，６７，６８ リードフレーム ６２ リードフレームのアイランド部 ６３ リードフレームのサスペンダー ６４ リードフレームの枠 ７０ チップマウントおよびボンディング工程 ７１ 半導体チップ ７２ ボンディングワイヤ ８０ モールド封入工程 ８１，８２，８３，８４ モールド樹脂 ９１，９２，９３，９４ リード端子成型工程 １０１，１０２，１０３ 垂直実装タイプの半導体装
置 ２０１，２０２，２０３ 水平実装タイプの半導体装
置 ３００ 回路基板
体の側面 １５，２５，４５，５７ リード端子 １５’，４５’ リード端子成型工程前のリード端子 １６，３５ サポートリード １６’，３５’ リード端子成型工程前のサポートリ
ード １７，２７，４７ リード端子の先端部 １８，３７ サポートリードの先端部 １９ パッケージ本体の凸部 ６０ リードフレーム形成工程 ６１，６６，６７，６８ リードフレーム ６２ リードフレームのアイランド部 ６３ リードフレームのサスペンダー ６４ リードフレームの枠 ７０ チップマウントおよびボンディング工程 ７１ 半導体チップ ７２ ボンディングワイヤ ８０ モールド封入工程 ８１，８２，８３，８４ モールド樹脂 ９１，９２，９３，９４ リード端子成型工程 １０１，１０２，１０３ 垂直実装タイプの半導体装
置 ２０１，２０２，２０３ 水平実装タイプの半導体装
置 ３００ 回路基板
Claims (6)
- 【請求項１】 主表面と側面とを有するパッケージ本体
の１つの側面のみから複数のリード端子が導出され、前
記リード端子はそれぞれ前記主表面と平行に導出した後
屈曲して該主表面と同一面より所定寸法突出し再度該主
表面と平行になるように屈曲した先端部形状となってお
り、前記複数のリード端子が導出された前記側面とは反
対側の側面から導出された複数のサポートリードを支持
手段として具備し、前記サポートリードのそれぞれは前
記主表面と平行に導出された後屈曲して該主表面と同一
面より、前記リード端子の所定突出寸法と同様の寸法に
突出し再度該主表面と平行になるように屈曲した先端部
形状を有し、前記複数のリード端子はその側面の端部分
を除く中央部分から導出され、前期複数のサポートリー
ドはその側面の中央部分を除く端部分から導出され、こ
れにより一つの半導体装置の前記サポートリード間に他
の半導体装置の前記複数のリード端子が入り込む態様を
もって回路基板上に実装することを可能としたことを特
徴とする水平実装タイプの半導体装置。 - 【請求項２】 アイランド部と、前記アイランド部の一
辺側に形成された複数のリード端子と、前記アイランド
部の前記一辺側に形成された、垂直実装の場合に支持手
段となる複数のサポートリードとを有するリードフレー
ムを用意する工程と、 前記アイランド部に半導体チップを固着し、該半導体チ
ップ上の複数の電極と対応する前記リード端子の第１の
先端部とをそれぞれ接続する工程と、 前記アイランド部、前記半導体チップ、前記リード端子
の第１の先端部および前記サポートリードの前記アイラ
ンド部側の第１の先端部を含んでパッケージングし、こ
れにより主表面と側面とを有するパッケージ本体の１つ
の側面のみから複数の前記リード端子および複数の前記
サポートリードをそれぞれ前記主表面と平行に導出し、
かつ該パッケージ本体の主表面から水平実装の場合に支
持手段となる凸部を突出した中間製品を得る工程と、 しかる後、完成半導体装置を垂直実装タイプとするか水
平実装タイプとするかの決定に基づいて、垂直実装タイ
プの場合は前記主表面と平行に導出したそれぞれの前記
リード端子および前記サポートリードの先端を該主表面
と直角方向に屈曲させた第２の先端部を形状形成し、水
平実装タイプの場合は前記主表面と平行に導出したそれ
ぞれの前記リード端子を屈曲させて該主表面と同一面よ
り所定寸法突出させ再度該主表面と平行になるように屈
曲させた第２の先端部を形状形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】 水平実装タイプの場合は前記サポートリ
ードを前記パッケージ本体の前記側面から導出する根元
部分で切断することを特徴とする請求項２に記載の半導
体装置の製造方法。 - 【請求項４】 アイランド部と、前記アイランド部の第
１の辺側に形成された複数のリード端子および垂直実装
の場合に支持手段となる複数の第１のサポートリード
と、前記アイランド部の前記第１の辺とは反対側の第２
の辺側に形成された、水平実装の場合に支持手段となる
複数の第２のサポートリードとを有するリードフレーム
を用意する工程と、 前記アイランド部に半導体チップを固着し、該半導体チ
ップ上の複数の電極と対応する前記リード端子の第１の
先端部とをそれぞれ接続する工程と、 前記アイランド部、前記半導体チップ、前記リード端子
の第１の先端部および前記第１および第２のサポートリ
ードの前記アイランド部側の第１の先端部を含んでパッ
ケージングし、これにより主表面と側面とを有するパッ
ケージ本体の第１の側面のみから複数の前記リード端子
および第１のサポートリードをそれぞれ前記主表面と平
行に導出し、該パッケージ本体の前記第１の側面とは反
対側の第２の側面から複数の前記第２のサポートリード
をそれぞれ前記主表面と平行に導出した中間製品を得る
工程と、 しかる後、完成半導体装置を垂直実装タイプとするか水
平実装タイプとするかの決定に基づいて、垂直実装タイ
プの場合は前記主表面と平行に導出したそれぞれの前記
リード端子および前記第１のサポートリードの先端を該
主表面と直角方向に屈曲させた第２の先端部を形状形成
し、水平実装タイプの場合は前記主表面と平行に導出し
たそれぞれの前記リード端子および前記第２のサポート
リードの先端を屈曲させて該主表面と同一面より所定寸
法突出させ再度該主表面と平行になるように屈曲させた
第２の先端部を形状形成する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項５】 水平実装タイプの場合は前記第１のサポ
ートリードを前記パッケージ本体の第１の側面から導出
する根元部分で切断することを特徴とする請求項４に記
載の半導体装置の製造方法。 - 【請求項６】 垂直実装タイプの場合は前記第２のサポ
ートリードを前記パッケージ本体の第２の側面から導出
する根元部分で切断することを特徴とする請求項４に記
載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5163048A JP2565091B2 (ja) | 1993-07-01 | 1993-07-01 | 半導体装置およびその製造方法 |
| US08/697,604 US5635760A (en) | 1993-07-01 | 1996-08-27 | Surface mount semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5163048A JP2565091B2 (ja) | 1993-07-01 | 1993-07-01 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722568A JPH0722568A (ja) | 1995-01-24 |
| JP2565091B2 true JP2565091B2 (ja) | 1996-12-18 |
Family
ID=15766191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5163048A Expired - Fee Related JP2565091B2 (ja) | 1993-07-01 | 1993-07-01 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5635760A (ja) |
| JP (1) | JP2565091B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100192180B1 (ko) * | 1996-03-06 | 1999-06-15 | 김영환 | 멀티-레이어 버텀 리드 패키지 |
| DE19625228C2 (de) * | 1996-06-24 | 1998-05-14 | Siemens Ag | Systemträger für die Montage einer integrierten Schaltung in einem Spritzgußgehäuse |
| US6123712A (en) * | 1996-08-23 | 2000-09-26 | Scimed Life Systems, Inc. | Balloon catheter with stent securement means |
| SE516207C2 (sv) * | 1996-11-26 | 2001-12-03 | Ericsson Telefon Ab L M | Förfarande och anordning för att ytmontera en komponent stående på en bärare |
| WO1998053651A1 (en) * | 1997-05-23 | 1998-11-26 | Alpine Microsystems, Inc. | A system and method for packaging integrated circuits |
| US6175161B1 (en) | 1998-05-22 | 2001-01-16 | Alpine Microsystems, Inc. | System and method for packaging integrated circuits |
| JPH10335580A (ja) * | 1997-06-02 | 1998-12-18 | Mitsubishi Electric Corp | 半導体パッケージおよびこれを用いた半導体モジュール |
| JP2001513593A (ja) * | 1997-08-08 | 2001-09-04 | ノキア ネットワークス オサケ ユキチュア | 表面取付型ｓｉｌハイブリッド回路の製造方法 |
| US6043558A (en) * | 1997-09-12 | 2000-03-28 | Micron Technology, Inc. | IC packages including separated signal and power supply edge connections, systems and devices including such packages, and methods of connecting such packages |
| US6172413B1 (en) | 1997-10-09 | 2001-01-09 | Micron Technology, Inc. | Chip leads constrained in dielectric media |
| US5940277A (en) * | 1997-12-31 | 1999-08-17 | Micron Technology, Inc. | Semiconductor device including combed bond pad opening, assemblies and methods |
| US5995378A (en) * | 1997-12-31 | 1999-11-30 | Micron Technology, Inc. | Semiconductor device socket, assembly and methods |
| US6235551B1 (en) | 1997-12-31 | 2001-05-22 | Micron Technology, Inc. | Semiconductor device including edge bond pads and methods |
| US6342731B1 (en) * | 1997-12-31 | 2002-01-29 | Micron Technology, Inc. | Vertically mountable semiconductor device, assembly, and methods |
| US6803656B2 (en) * | 1997-12-31 | 2004-10-12 | Micron Technology, Inc. | Semiconductor device including combed bond pad opening |
| US6140696A (en) | 1998-01-27 | 2000-10-31 | Micron Technology, Inc. | Vertically mountable semiconductor device and methods |
| US6078102A (en) * | 1998-03-03 | 2000-06-20 | Silicon Bandwidth, Inc. | Semiconductor die package for mounting in horizontal and upright configurations |
| US6087723A (en) * | 1998-03-30 | 2000-07-11 | Micron Technology, Inc. | Vertical surface mount assembly and methods |
| US6147411A (en) | 1998-03-31 | 2000-11-14 | Micron Technology, Inc. | Vertical surface mount package utilizing a back-to-back semiconductor device module |
| US6089920A (en) * | 1998-05-04 | 2000-07-18 | Micron Technology, Inc. | Modular die sockets with flexible interconnects for packaging bare semiconductor die |
| US6224936B1 (en) | 1998-10-07 | 2001-05-01 | Micron Technology, Inc. | Method for reducing warpage during application and curing of encapsulant materials on a printed circuit board |
| US6419517B1 (en) | 1999-02-26 | 2002-07-16 | Micron Technology, Inc. | Apparatus and method for packaging circuits |
| US6711947B2 (en) * | 2001-06-13 | 2004-03-30 | Rem Scientific Enterprises, Inc. | Conductive fluid logging sensor and method |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216346A (ja) * | 1985-03-20 | 1986-09-26 | Nec Corp | 混成集積回路 |
| JPS61225841A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | 樹脂封止型半導体装置 |
| JPH01179442A (ja) * | 1988-01-07 | 1989-07-17 | Nec Corp | 表面実装型電子部品 |
| JP2602912B2 (ja) * | 1988-08-11 | 1997-04-23 | 学校法人近畿大学 | ミナミキイロアザミウマ防除用組成物および防除方法 |
| JPH0268983A (ja) * | 1988-09-05 | 1990-03-08 | Hitachi Maxell Ltd | 半導体装置 |
| JPH0287654A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | 表面実装型半導体装置 |
| JPH02122551A (ja) * | 1988-10-31 | 1990-05-10 | Nec Corp | フラットパッケージ |
| JPH03105952A (ja) * | 1989-09-19 | 1991-05-02 | Nec Kyushu Ltd | 表面実装型半導体装置 |
| JPH03147353A (ja) * | 1989-11-02 | 1991-06-24 | New Japan Radio Co Ltd | 表面実装型半導体パッケージ |
| JPH03215964A (ja) * | 1990-01-20 | 1991-09-20 | Mitsubishi Electric Corp | 半導体パッケージ及びその装着基板 |
| JPH0479260A (ja) * | 1990-07-20 | 1992-03-12 | Mitsubishi Electric Corp | 半導体装置 |
| JP2568748B2 (ja) * | 1990-10-30 | 1997-01-08 | 三菱電機株式会社 | 半導体装置 |
| JPH04199555A (ja) * | 1990-11-28 | 1992-07-20 | Ryoden Kasei Co Ltd | 半導体装置 |
| DE69222084T2 (de) * | 1991-05-17 | 1998-01-22 | Fujitsu Ltd | Oberflächenmontierbare Halbleiterpackung |
-
1993
- 1993-07-01 JP JP5163048A patent/JP2565091B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-27 US US08/697,604 patent/US5635760A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722568A (ja) | 1995-01-24 |
| US5635760A (en) | 1997-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2565091B2 (ja) | 半導体装置およびその製造方法 | |
| US6593840B2 (en) | Electronic packaging device with insertable leads and method of manufacturing | |
| US3611061A (en) | Multiple lead integrated circuit device and frame member for the fabrication thereof | |
| JPH07273268A (ja) | 半導体パッケージ及び半導体パッケージ用リードフレーム | |
| JPH05251613A (ja) | 半導体パッケージ | |
| US6179659B1 (en) | Electrical contact device and associated method of manufacture | |
| JPH08139257A (ja) | 面実装型半導体装置 | |
| JPS6238863B2 (ja) | ||
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JPS61258458A (ja) | 樹脂封止ｉｃ | |
| JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JP2998726B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6379361A (ja) | 立設実装形半導体装置 | |
| JPH01205456A (ja) | Ｌｓｉ用多ピンケース | |
| JP2879672B2 (ja) | 半導体パッケージのテスト用ソケット | |
| CA1175957A (en) | Integrated circuit package | |
| WO1982002458A1 (en) | Integrated circuit package | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JP2000277677A (ja) | リードフレーム、半導体パッケージ及びその製造方法 | |
| JPH08250656A (ja) | 半導体装置及びその製造方法 | |
| KR0147157B1 (ko) | 티형 고집적 반도체 패키지 | |
| JPH0341476Y2 (ja) | ||
| JP2001110929A (ja) | 半導体装置 | |
| JPH08264705A (ja) | 半導体装置及びそれを用いた実装構造及び実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960806 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |