JPS5925387B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5925387B2 JPS5925387B2 JP55078158A JP7815880A JPS5925387B2 JP S5925387 B2 JPS5925387 B2 JP S5925387B2 JP 55078158 A JP55078158 A JP 55078158A JP 7815880 A JP7815880 A JP 7815880A JP S5925387 B2 JPS5925387 B2 JP S5925387B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- oxide film
- insulating layer
- layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明はボンディングパッドを有した半導体装置に関す
る。
る。
従来、例えばMOS集積回路のボンディングパッドのま
わりの表面構造は、第1図または第2図のようになつて
いる。
わりの表面構造は、第1図または第2図のようになつて
いる。
即ちNまたはP型基板1を熱酸化して酸化膜(SiO2
膜)2を形成し、この膜2にフォトエッチングで拡散用
孔を設け、ここから不純物の選択拡散を行なうことによ
り、基板1とは反対導電型の層3を形成する。次にゲー
ト部分の酸化膜2を除き、ここに改めてゲート酸化膜4
を形成する。その後エッチングで電極取り出し用の孔を
あけ、全面にアルミニウムを蒸着してから該アルミニウ
ムを選択的に除去することにより、電極配線5れボンデ
ィングパッド52を形成する。次にCVD法等で表面保
護用のPSG層6を設け、パッド52上のPSG層6は
除去する。その後ボンディングパッド52の表面に、ボ
ンディングワイヤ先端の金ボールTを圧着することによ
り、第1図または第2図の構造を得るものである。とこ
ろで上記のような構造であると、基板1上に形成された
熱酸化膜2の厚みは一様であるため、その上に形成され
るアルミニウム配線51とボンディングパッド52とは
同一面になるが、配線層51を含め内部素子をPSG層
6で保護するデバイスにおいては、PSG層6の厚み分
だけボンディングパッド2より上方に突き出ることにな
る。
膜)2を形成し、この膜2にフォトエッチングで拡散用
孔を設け、ここから不純物の選択拡散を行なうことによ
り、基板1とは反対導電型の層3を形成する。次にゲー
ト部分の酸化膜2を除き、ここに改めてゲート酸化膜4
を形成する。その後エッチングで電極取り出し用の孔を
あけ、全面にアルミニウムを蒸着してから該アルミニウ
ムを選択的に除去することにより、電極配線5れボンデ
ィングパッド52を形成する。次にCVD法等で表面保
護用のPSG層6を設け、パッド52上のPSG層6は
除去する。その後ボンディングパッド52の表面に、ボ
ンディングワイヤ先端の金ボールTを圧着することによ
り、第1図または第2図の構造を得るものである。とこ
ろで上記のような構造であると、基板1上に形成された
熱酸化膜2の厚みは一様であるため、その上に形成され
るアルミニウム配線51とボンディングパッド52とは
同一面になるが、配線層51を含め内部素子をPSG層
6で保護するデバイスにおいては、PSG層6の厚み分
だけボンディングパッド2より上方に突き出ることにな
る。
つまり図示A面よりB面の方が上に位置する。しかしな
がら近年にお〜・ては素子構造が縮少化され、ボンディ
ングパッド52とそれ以外の電極配線51との間の距離
も短かくする傾向にある。このためボンディング作業に
おいて、金ボール7の中心がパッド52の中心Cからず
れた場合、金ボール7が配線51土にかぶさつたり、そ
の近傍まで接近するようになり、歩留り低下の要因とな
つていた。即ち配線51等を保護しているPSG層6は
、ボンディング等による集中応力(衝撃荷重)に弱いた
め、金ボールTによる集中心力によつてクラック8が生
じ、その中に金が侵入するとショート不良を起こしてし
まうものである。また近年ボンディングマシンも改良さ
れ、フルオートボンディングが行なわれているが、この
場合ホンデイングパツド52を光学系で検出し、マウン
トによるずれ量を補正する手段が使用される。この時P
SG層6は透明でかつパツド52と配線51とが同一平
面上にあるため、前記光学系による光反射角が同一とな
り、誤つてパツド52の囲りの配線51を検出してしま
う等の不都合が生じ、誤動作の原因となつていた。本発
明は上記実情に鑑みてなされたもので、ボンデイングパ
ツドと隣接する区域に設けられる導電層の表面保護用絶
縁層の表面を、ボンデイングパツドの表面と同じかまた
はそれより低く位置させることにより、前記従来の問題
点を改善し、近年の素子縮少化にも対処し得る半導体装
置を提供しようとするものである。
がら近年にお〜・ては素子構造が縮少化され、ボンディ
ングパッド52とそれ以外の電極配線51との間の距離
も短かくする傾向にある。このためボンディング作業に
おいて、金ボール7の中心がパッド52の中心Cからず
れた場合、金ボール7が配線51土にかぶさつたり、そ
の近傍まで接近するようになり、歩留り低下の要因とな
つていた。即ち配線51等を保護しているPSG層6は
、ボンディング等による集中応力(衝撃荷重)に弱いた
め、金ボールTによる集中心力によつてクラック8が生
じ、その中に金が侵入するとショート不良を起こしてし
まうものである。また近年ボンディングマシンも改良さ
れ、フルオートボンディングが行なわれているが、この
場合ホンデイングパツド52を光学系で検出し、マウン
トによるずれ量を補正する手段が使用される。この時P
SG層6は透明でかつパツド52と配線51とが同一平
面上にあるため、前記光学系による光反射角が同一とな
り、誤つてパツド52の囲りの配線51を検出してしま
う等の不都合が生じ、誤動作の原因となつていた。本発
明は上記実情に鑑みてなされたもので、ボンデイングパ
ツドと隣接する区域に設けられる導電層の表面保護用絶
縁層の表面を、ボンデイングパツドの表面と同じかまた
はそれより低く位置させることにより、前記従来の問題
点を改善し、近年の素子縮少化にも対処し得る半導体装
置を提供しようとするものである。
以下図面を参照して本発明の一実施例を説明する0まず
第3図に示す如く、N型またはP型基板1上に熱酸化膜
21を従来より1.5倍程度厚く形成する。
第3図に示す如く、N型またはP型基板1上に熱酸化膜
21を従来より1.5倍程度厚く形成する。
その後選択エツチングで、ボンデイングパツド形成予定
領域以外の熱酸化膜21を除去し、改めてそれ以外の部
分に酸化膜21の1/2程度の酸化膜4をCVD法等で
設ける。それから前述の従来例の場合と同様に酸化膜エ
ツチング→不純物拡散→ゲート酸化膜形成予定領域のエ
ツチング→ゲート酸化膜形成→ゲート酸化膜エツチング
→アルミニウム蒸着→アルミニウム層のエツチング→P
SG層形成→PSG層のエツチングと工程を進め、金ボ
ール7の圧着工程を行なうが、これらの工程は前述の従
来例の場合と対応するから、対応個所には同一符号を付
して詳しい説明は省略する。上記の如き第3図の構成に
あつては、ボンデイングパツド面(A面)とこれに近接
する電極配線上のPSG層面(B面)との間に段差があ
り、PSG層6のB面の方が低くなつている。
領域以外の熱酸化膜21を除去し、改めてそれ以外の部
分に酸化膜21の1/2程度の酸化膜4をCVD法等で
設ける。それから前述の従来例の場合と同様に酸化膜エ
ツチング→不純物拡散→ゲート酸化膜形成予定領域のエ
ツチング→ゲート酸化膜形成→ゲート酸化膜エツチング
→アルミニウム蒸着→アルミニウム層のエツチング→P
SG層形成→PSG層のエツチングと工程を進め、金ボ
ール7の圧着工程を行なうが、これらの工程は前述の従
来例の場合と対応するから、対応個所には同一符号を付
して詳しい説明は省略する。上記の如き第3図の構成に
あつては、ボンデイングパツド面(A面)とこれに近接
する電極配線上のPSG層面(B面)との間に段差があ
り、PSG層6のB面の方が低くなつている。
このため金ボール7のボンデイング時の衝撃が伝わりに
くくなり、ボンデイング時の位置ずれが発生しても、シ
ヨート不良とはならない利点がある。また7ルオートボ
ンデイングにおいて、ボンデイングパツド52を光学系
で検出し、マウントによるずれ量を補正する手段を使用
する場合、ボンデイングパツド52と電極配線51の光
反射角を異ならせることができ、従つてボンデイングパ
ツド52のみをターゲツトとして検出でき、誤動作を防
止できるものである。第4図は本発明の他の実施例であ
る。
くくなり、ボンデイング時の位置ずれが発生しても、シ
ヨート不良とはならない利点がある。また7ルオートボ
ンデイングにおいて、ボンデイングパツド52を光学系
で検出し、マウントによるずれ量を補正する手段を使用
する場合、ボンデイングパツド52と電極配線51の光
反射角を異ならせることができ、従つてボンデイングパ
ツド52のみをターゲツトとして検出でき、誤動作を防
止できるものである。第4図は本発明の他の実施例であ
る。
11]ら第3図の実施例では、PSG層6の一部をボン
デイングパツド52の縁部にかぶさるまで延出させてい
るが、第4図では上記PSG層6をパツド52の手前で
止め、またボンデイングパツド面(A面)と電極配線5
1上のPSG層面(B面)とを同一平面上に設けている
。
デイングパツド52の縁部にかぶさるまで延出させてい
るが、第4図では上記PSG層6をパツド52の手前で
止め、またボンデイングパツド面(A面)と電極配線5
1上のPSG層面(B面)とを同一平面上に設けている
。
この実施例の場合も、電極配線上のPSG層6の面がボ
ンデイングパツド面より土方に突出せず、またボンデイ
ングパツド52と配線51との間に段差があるので、前
実施例の場合と同様の効果が得られる。なお本発明は上
記実施例のみに限定されるものではなく、例えばPSG
層6の表面をボンデイングパツド52の表面と同じかま
たはそれより低く位置させるための他の方法として、酸
化膜21の形成予定領域にも酸化膜22を設け、酸化膜
21の形成予定領域のみ酸化膜を厚くする手法を施こし
てもよい。
ンデイングパツド面より土方に突出せず、またボンデイ
ングパツド52と配線51との間に段差があるので、前
実施例の場合と同様の効果が得られる。なお本発明は上
記実施例のみに限定されるものではなく、例えばPSG
層6の表面をボンデイングパツド52の表面と同じかま
たはそれより低く位置させるための他の方法として、酸
化膜21の形成予定領域にも酸化膜22を設け、酸化膜
21の形成予定領域のみ酸化膜を厚くする手法を施こし
てもよい。
また表面保護用絶縁層としてPSG層6等を用い、また
ボンデイングパツド52、電極配線52としてアルミニ
ウムよりなる導電層を用いたが、他の材質よりなる導電
層を用いてもよい等、種々の応用が可能である。以上説
明した如く本発明によれば、ボンデイングパツドと隣接
する区域に設けられる導電層の保護用絶縁層の表面を、
ボンデイングパツド面と同じかまたはそれより低く位置
させたので、ボンデイング時のシヨート不良やボンデイ
ングパツドの位置誤検出が防止でき、従つて素子縮少化
がなされても歩留向上が期待できる半導体装置が得られ
る。
ボンデイングパツド52、電極配線52としてアルミニ
ウムよりなる導電層を用いたが、他の材質よりなる導電
層を用いてもよい等、種々の応用が可能である。以上説
明した如く本発明によれば、ボンデイングパツドと隣接
する区域に設けられる導電層の保護用絶縁層の表面を、
ボンデイングパツド面と同じかまたはそれより低く位置
させたので、ボンデイング時のシヨート不良やボンデイ
ングパツドの位置誤検出が防止でき、従つて素子縮少化
がなされても歩留向上が期待できる半導体装置が得られ
る。
またボンデイングパツド下の絶縁層の厚みを導電層下の
絶縁層の厚みより厚くしたので、ボンデイングパツドと
半導体基板間のリーク及びキャパシタンスを極小に保持
できるものである。
絶縁層の厚みより厚くしたので、ボンデイングパツドと
半導体基板間のリーク及びキャパシタンスを極小に保持
できるものである。
第1図,第2図は従来の半導体装置を示す構成図、第3
図,第4図は本発明の実施例を示す構成図である。 1・・・・・・半導体基板、21,22・・・・・・酸
化膜、4・・・・・・ゲート酸化膜、51・・・・・・
電極配線、52・・・・・・ボンデイングパツド、6・
・・・・・PSG層、7・・・・・・金ボール。
図,第4図は本発明の実施例を示す構成図である。 1・・・・・・半導体基板、21,22・・・・・・酸
化膜、4・・・・・・ゲート酸化膜、51・・・・・・
電極配線、52・・・・・・ボンデイングパツド、6・
・・・・・PSG層、7・・・・・・金ボール。
Claims (1)
- 【特許請求の範囲】 1 半導体基板上に絶縁層を介してボンディングパッド
を設け、前記半導体基板上の前記ボンディングパッドと
隣接する区域に絶縁層を介して導電層を設け、該導電層
上の表面を絶縁層で覆い、前記導電層の表面を覆う絶縁
層の表面を、前記ボンディングパッドの表面と同じかま
たはそれより低く位置させ、前記ボンディングパッドに
金ボールを圧着してなり、前記導電層の端部が、前記ボ
ンディングパッドの端部から前記金ボールの直径の半分
内に位置することを特徴とする半導体装置。 2 導電層下の絶縁層の厚みをボンディングパッド下の
絶縁層の厚みより薄く形成した特許請求の範囲第1項記
載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55078158A JPS5925387B2 (ja) | 1980-06-10 | 1980-06-10 | 半導体装置 |
GB8116777A GB2078442B (en) | 1980-06-10 | 1981-06-02 | A semiconductor device bonding pad |
DE19813122740 DE3122740A1 (de) | 1980-06-10 | 1981-06-09 | Halbleiterbauelement |
US06/649,955 US4539582A (en) | 1980-06-10 | 1984-09-11 | Anti-short bonding pad structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55078158A JPS5925387B2 (ja) | 1980-06-10 | 1980-06-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS574144A JPS574144A (en) | 1982-01-09 |
JPS5925387B2 true JPS5925387B2 (ja) | 1984-06-16 |
Family
ID=13654105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55078158A Expired JPS5925387B2 (ja) | 1980-06-10 | 1980-06-10 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4539582A (ja) |
JP (1) | JPS5925387B2 (ja) |
DE (1) | DE3122740A1 (ja) |
GB (1) | GB2078442B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0724276B2 (ja) * | 1988-02-05 | 1995-03-15 | 三菱電機株式会社 | ワイヤボンデイングパッドの組立体 |
US6555757B2 (en) * | 2000-04-10 | 2003-04-29 | Ngk Spark Plug Co., Ltd. | Pin solder jointed to a resin substrate, made having a predetermined hardness and dimensions |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1099930A (en) * | 1966-05-31 | 1968-01-17 | Fairchild Camera Instr Co | Improvements in or relating to semiconductor devices |
US3717567A (en) * | 1967-05-29 | 1973-02-20 | A Bodine | Use of sonic resonat energy in electrical machining |
NL159822B (nl) * | 1969-01-02 | 1979-03-15 | Philips Nv | Halfgeleiderinrichting. |
US3721838A (en) * | 1970-12-21 | 1973-03-20 | Ibm | Repairable semiconductor circuit element and method of manufacture |
JPS5028763A (ja) * | 1973-07-13 | 1975-03-24 | ||
DE2348323A1 (de) * | 1973-09-26 | 1975-04-03 | Licentia Gmbh | Integrierte festkoerperschaltung mit einer vielzahl von bauelementen in einem gemeinsamen halbleiterkoerper |
US4188438A (en) * | 1975-06-02 | 1980-02-12 | National Semiconductor Corporation | Antioxidant coating of copper parts for thermal compression gang bonding of semiconductive devices |
JPS5851425B2 (ja) * | 1975-08-22 | 1983-11-16 | 株式会社日立製作所 | ハンドウタイソウチ |
JPS583380B2 (ja) * | 1977-03-04 | 1983-01-21 | 株式会社日立製作所 | 半導体装置とその製造方法 |
JPS53123074A (en) * | 1977-04-01 | 1978-10-27 | Nec Corp | Semiconductor device |
JPS5918870B2 (ja) * | 1977-05-15 | 1984-05-01 | 財団法人半導体研究振興会 | 半導体集積回路 |
DE2727319A1 (de) * | 1977-06-16 | 1979-01-04 | Nippon Electric Co | Halbleiteranordnung mit einer hoeckerfoermigen anschlusselektrode |
JPS5459080A (en) * | 1977-10-19 | 1979-05-12 | Nec Corp | Semiconductor device |
NL184549C (nl) * | 1978-01-27 | 1989-08-16 | Philips Nv | Halfgeleiderinrichting voor het opwekken van een elektronenstroom en weergeefinrichting voorzien van een dergelijke halfgeleiderinrichting. |
JPS54139374A (en) * | 1978-04-21 | 1979-10-29 | Toshiba Corp | Semiconductor device |
US4228447A (en) * | 1979-02-12 | 1980-10-14 | Tektronix, Inc. | Submicron channel length MOS inverter with depletion-mode load transistor |
JPS5745259A (en) * | 1980-09-01 | 1982-03-15 | Hitachi Ltd | Resin sealing type semiconductor device |
-
1980
- 1980-06-10 JP JP55078158A patent/JPS5925387B2/ja not_active Expired
-
1981
- 1981-06-02 GB GB8116777A patent/GB2078442B/en not_active Expired
- 1981-06-09 DE DE19813122740 patent/DE3122740A1/de active Granted
-
1984
- 1984-09-11 US US06/649,955 patent/US4539582A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB2078442A (en) | 1982-01-06 |
DE3122740A1 (de) | 1982-03-18 |
GB2078442B (en) | 1985-05-30 |
US4539582A (en) | 1985-09-03 |
DE3122740C2 (ja) | 1988-10-20 |
JPS574144A (en) | 1982-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5288661A (en) | Semiconductor device having bonding pad comprising buffer layer | |
US9640683B2 (en) | Electrical contact structure with a redistribution layer connected to a stud | |
US20180012853A1 (en) | Chip package and manufacturing method thereof | |
TWI540655B (zh) | 半導體結構及其製造方法 | |
JP2009224492A (ja) | 半導体装置及びその製造方法 | |
JPS5925387B2 (ja) | 半導体装置 | |
US6600174B2 (en) | Light receiving element and semiconductor laser device | |
US20070284702A1 (en) | Semiconductor device having a bonding pad and fuse and method for forming the same | |
US11355659B2 (en) | Chip package and manufacturing method thereof | |
JP2001308299A (ja) | 固体撮像素子及びその製造方法 | |
JPH0648696B2 (ja) | 半導体装置 | |
US20090091004A1 (en) | Semiconductor device | |
JPS6367751A (ja) | 半導体装置 | |
JP2005166900A (ja) | 半導体装置及びその製造方法 | |
JPH067549B2 (ja) | 半導体装置 | |
JPH0518259B2 (ja) | ||
JPH0652746B2 (ja) | 半導体装置 | |
JP2919252B2 (ja) | 半導体装置 | |
JPH0620067B2 (ja) | 半導体装置およびその製造方法 | |
JPH03227539A (ja) | 半導体装置 | |
JPS59956A (ja) | ポリシリコンヒユ−ズを有する半導体装置 | |
JPS59213165A (ja) | 半導体装置 | |
JP2955006B2 (ja) | 半導体装置のエッチング量測定方法 | |
JPS62219541A (ja) | 半導体装置 | |
JP2937336B2 (ja) | 半導体記憶装置の製造方法 |