JPS5924886A - 表示デ−タホ−ルド方式 - Google Patents
表示デ−タホ−ルド方式Info
- Publication number
- JPS5924886A JPS5924886A JP57134365A JP13436582A JPS5924886A JP S5924886 A JPS5924886 A JP S5924886A JP 57134365 A JP57134365 A JP 57134365A JP 13436582 A JP13436582 A JP 13436582A JP S5924886 A JPS5924886 A JP S5924886A
- Authority
- JP
- Japan
- Prior art keywords
- display data
- time
- display
- hold
- bold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、CRTディスプレイ装fFLl!?’の表
示装置1に、同一の表示データを所定時間表示しておく
だめの、表示データホールド方式に関するものである。
示装置1に、同一の表示データを所定時間表示しておく
だめの、表示データホールド方式に関するものである。
従来、上記のように同一の表示データを所定時間表示し
ておくためには、表示装置に表示データを転送する、例
えば、外部CPUでソフトウェアによる処理を行ってい
た。例えば、外部CPUで、表示データ毎にホールド時
間を管理し、かつ、表示装置のリフレッシュメモリに対
する■°き換えサイクルに対応させて表示データを転送
するようにする。
ておくためには、表示装置に表示データを転送する、例
えば、外部CPUでソフトウェアによる処理を行ってい
た。例えば、外部CPUで、表示データ毎にホールド時
間を管理し、かつ、表示装置のリフレッシュメモリに対
する■°き換えサイクルに対応させて表示データを転送
するようにする。
しかしながら、このような従来の方式では、外部CP
Uの負荷が大きくなり、この外部CPUが本来的に処理
すべき他のジョブを行い得なくなつfcD、外部CPU
のプログラムを膨張させる原因となる。
Uの負荷が大きくなり、この外部CPUが本来的に処理
すべき他のジョブを行い得なくなつfcD、外部CPU
のプログラムを膨張させる原因となる。
本発明は、上記のような従来方式の欠点に鑑みなされた
もので、その目的は、端末装置としての表示装置自体で
表示データのホールドに関する処理を行い、外部CPU
の負荷を軽減し、外部CPUが本来の処理を行い得るよ
うにした表示データホールド方式を提供することである
。
もので、その目的は、端末装置としての表示装置自体で
表示データのホールドに関する処理を行い、外部CPU
の負荷を軽減し、外部CPUが本来の処理を行い得るよ
うにした表示データホールド方式を提供することである
。
そこで、本発明では、外部CPUから受は取った表示デ
ータについてその表示データのりフレッシュメモリ内の
アドレスを割り出す表示位置判定手段と、該表示位置判
定手段からアドレスを受は取りり7レツシユノモリ内の
ボールド時間居込み領域をサーチするホールドチェック
手段と、表示データ毎のポー・ルト゛時間領域を有する
リフレッシュメモリと、ボールド時間を所定単位毎の出
力で知らせる夕・イマーと、該タイマーからの出力に基
づき前記リンレッジ、3−メモリ内のホールド時間領域
を1舖き換えるホールド時間更新手段とを有するように
、光示装置を信成し、前記CI) Uから受は取った表
示データを、前記リフレッシュメモリ内のホールド時間
領域の時間データがホールドを不要とすることを示すと
きに、)l!き込むとともに、その光示データについて
のホールド時間データを凋き込むようにして」二記目的
を達成した。
ータについてその表示データのりフレッシュメモリ内の
アドレスを割り出す表示位置判定手段と、該表示位置判
定手段からアドレスを受は取りり7レツシユノモリ内の
ボールド時間居込み領域をサーチするホールドチェック
手段と、表示データ毎のポー・ルト゛時間領域を有する
リフレッシュメモリと、ボールド時間を所定単位毎の出
力で知らせる夕・イマーと、該タイマーからの出力に基
づき前記リンレッジ、3−メモリ内のホールド時間領域
を1舖き換えるホールド時間更新手段とを有するように
、光示装置を信成し、前記CI) Uから受は取った表
示データを、前記リフレッシュメモリ内のホールド時間
領域の時間データがホールドを不要とすることを示すと
きに、)l!き込むとともに、その光示データについて
のホールド時間データを凋き込むようにして」二記目的
を達成した。
以下、図面を参照して本発明の実施例を詳しく簡明する
。
。
図は、本発明の詳細な説明するだめのブロック図であり
、同図において1は外部CPUを示し、このc p L
T lは表示装置2と接続され、この光示装置2に対し
て表示データと、その光示データについてのボールド時
間データとを転送する。
、同図において1は外部CPUを示し、このc p L
T lは表示装置2と接続され、この光示装置2に対し
て表示データと、その光示データについてのボールド時
間データとを転送する。
転送されだ光示データは、図示せぬ制御部のコントロー
ル下において、Mえば、1文字分の表示データ毎に表示
位置判定手段3に入力される。この表示位置判定手段3
は、1文字分の表示データ毎に、゛そのデータがリフレ
ッシュメモリ内で格納されるべきアドレスを割シ出す。
ル下において、Mえば、1文字分の表示データ毎に表示
位置判定手段3に入力される。この表示位置判定手段3
は、1文字分の表示データ毎に、゛そのデータがリフレ
ッシュメモリ内で格納されるべきアドレスを割シ出す。
表示位置判定手段3には、ボールドチェック手段4が接
続され、ホールドチェック手段4が信号線5を介して、
アドレスを要求すると、表示位置判定手段3はアドレス
を送出する。ホールドチェック手段4は取シ込んだアド
レスに基づきリフレッシュメモリ7内のホールド時間観
込み領域をサーチする。また、この実施例では、ボール
ドチェック手段4は、ボールド時間冑込み領域に格納さ
れているホールド時間データが“′0#か否かを調べ、
もし M OJJでなければ、その段階でサーチを終了
し、信号線6を介してCPUIにヒジー信号BUSYを
送出する。これにより、CPUIは、現在表示中の表示
データが存在することを知り、例えば、所定時間後に再
び表示データを転送する。
続され、ホールドチェック手段4が信号線5を介して、
アドレスを要求すると、表示位置判定手段3はアドレス
を送出する。ホールドチェック手段4は取シ込んだアド
レスに基づきリフレッシュメモリ7内のホールド時間観
込み領域をサーチする。また、この実施例では、ボール
ドチェック手段4は、ボールド時間冑込み領域に格納さ
れているホールド時間データが“′0#か否かを調べ、
もし M OJJでなければ、その段階でサーチを終了
し、信号線6を介してCPUIにヒジー信号BUSYを
送出する。これにより、CPUIは、現在表示中の表示
データが存在することを知り、例えば、所定時間後に再
び表示データを転送する。
このホールドチェック手段4目、例えば、ファームウェ
アにより構成される。
アにより構成される。
7はリフレッシュメモリを示し、このリフレッシュメモ
リ7は図のように1文字分の表示データ領域7..7□
+73+−−−に対応して、ボールド時間書込み領域7
.、 + 7□2+733+−−−が設けられ、いずれ
の領域も畳き換え可能である。このリフレッシュメモリ
7には表示部8が接続され、表示データについてのイメ
ージが表示される。この表示部8は、図1上においては
、画面のみを示しているが、実際には、パターンジェネ
レータ、同期(Fi 号発生回路等、表示のために必要
な構成が採られているものとする。
リ7は図のように1文字分の表示データ領域7..7□
+73+−−−に対応して、ボールド時間書込み領域7
.、 + 7□2+733+−−−が設けられ、いずれ
の領域も畳き換え可能である。このリフレッシュメモリ
7には表示部8が接続され、表示データについてのイメ
ージが表示される。この表示部8は、図1上においては
、画面のみを示しているが、実際には、パターンジェネ
レータ、同期(Fi 号発生回路等、表示のために必要
な構成が採られているものとする。
また、9けタイマーを示し、このタイマー9は、P9[
定時間毎に出力信号を出し、ホールド時間を知らせるも
ので、表示装置2の仕様により、最小単位のホールド時
間を単位時間と17で出力する。このタイマー9には、
ボールド時間更新手段10が接続される。
定時間毎に出力信号を出し、ホールド時間を知らせるも
ので、表示装置2の仕様により、最小単位のホールド時
間を単位時間と17で出力する。このタイマー9には、
ボールド時間更新手段10が接続される。
このホールド時間更新手段10は、タイマー9から出力
が生じる毎に、リフレッシ−メモリ70ホールド時間杓
込み領域711 + 722 + 733 + −−一
のボールド時間データを読み出し、′″0”でないデー
タから“、 IIを引き、その結果を元の領域へ格納し
# ONである場合は、′0”の壕ま元の領域ヘ格納
する。
が生じる毎に、リフレッシ−メモリ70ホールド時間杓
込み領域711 + 722 + 733 + −−一
のボールド時間データを読み出し、′″0”でないデー
タから“、 IIを引き、その結果を元の領域へ格納し
# ONである場合は、′0”の壕ま元の領域ヘ格納
する。
このような表示装置2け、CPUIから表示データが送
られると、例えば、1文字単位で表示位置判定手段3が
出力したアドレスについて、ホールドチェック手段4が
ボールド時間書込み領域711゜7゜217311をl
ltj次ザーチし、ホールド時間データが“ONである
ことを確認する。
られると、例えば、1文字単位で表示位置判定手段3が
出力したアドレスについて、ホールドチェック手段4が
ボールド時間書込み領域711゜7゜217311をl
ltj次ザーチし、ホールド時間データが“ONである
ことを確認する。
このとき、ホールド時間データが“0″でなけれ目:、
新らたな表示データへの書き換えは行なわれず、ボール
ド時間が終了するまで、その表示データの表示が保証さ
れる。
新らたな表示データへの書き換えは行なわれず、ボール
ド時間が終了するまで、その表示データの表示が保証さ
れる。
そして、この間、ホールド時間更新手段10が、ボール
ド局間書き込み領域7□1,7゜2+’7aa+−−−
のボールド時間データを単位時間毎に減じてゆき、リフ
レッシュメモリ7の全ての表示データがホールドされガ
い時間となった以後に、C1)Ulから表示データが送
られたときに、表示データの書き換えが行なわれる。
ド局間書き込み領域7□1,7゜2+’7aa+−−−
のボールド時間データを単位時間毎に減じてゆき、リフ
レッシュメモリ7の全ての表示データがホールドされガ
い時間となった以後に、C1)Ulから表示データが送
られたときに、表示データの書き換えが行なわれる。
尚、上記実施例では、全表示データについてボールド時
間がO″であることを条件として書き換えをするように
したが、ホールド時間が0”となった表示データの領域
を予め壱き換えるようにしても良い。
間がO″であることを条件として書き換えをするように
したが、ホールド時間が0”となった表示データの領域
を予め壱き換えるようにしても良い。
以上説明したように、本発明によれば、表示データのボ
ールドを表示装置自身でEIJ能となり、これにより外
部CPUの負荷を軽減でき、外部CPUは本来の性成な
処理に専念できる。また、CPUのプログラムを膨張化
させることもなく、システム構成した場合有益である。
ールドを表示装置自身でEIJ能となり、これにより外
部CPUの負荷を軽減でき、外部CPUは本来の性成な
処理に専念できる。また、CPUのプログラムを膨張化
させることもなく、システム構成した場合有益である。
図は、本発明の実施例を脱りJするだめのブロック図で
おる。 1・・・CPU 2・・・表示装置3・・・
表示位置判定手段 4・・・ホールドチェック手段 7・・・リフレッシュメモリ 7N + 722 r 7a3+ −−−・・・ホール
ド時間畳込み領域8・・・表示部 9・・・タ
イマー10・・・ボールド時間更新手段
おる。 1・・・CPU 2・・・表示装置3・・・
表示位置判定手段 4・・・ホールドチェック手段 7・・・リフレッシュメモリ 7N + 722 r 7a3+ −−−・・・ホール
ド時間畳込み領域8・・・表示部 9・・・タ
イマー10・・・ボールド時間更新手段
Claims (1)
- 【特許請求の範囲】 外部C)) Uから受は取った表示データについてその
表示データのリフレッシュメモリ内のアドレスを割シ出
す表示位置判定手段と、該表示位置判定手段からアドレ
スを受は取りリフレッシュメモリ内のボールド時間1込
み領域を・す−チするホールドチェック手段と、表示デ
ータ毎のボールド時間領域を有するリフレッシ−メモリ
と、ボールド時間を所定単位毎の出力で知らせるタイマ
ーと、該タイマーからの出力に基づき前記リフレッシュ
メモリ内のホールド時間領域を1き換えるボールド時間
更新手段とを有し、 前記CPUから受は取った表示データを、前記リフレッ
シュメモリ内のボールド時間領域の時間データがホール
ドを不要とすることを示すときに、書き込むとともに、
その表示データについてのホールド時間データを書き込
むようにしたことを特徴とする表示データホールド方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57134365A JPS5924886A (ja) | 1982-07-31 | 1982-07-31 | 表示デ−タホ−ルド方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57134365A JPS5924886A (ja) | 1982-07-31 | 1982-07-31 | 表示デ−タホ−ルド方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5924886A true JPS5924886A (ja) | 1984-02-08 |
Family
ID=15126665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57134365A Pending JPS5924886A (ja) | 1982-07-31 | 1982-07-31 | 表示デ−タホ−ルド方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5924886A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6224809A (ja) * | 1985-07-23 | 1987-02-02 | Nippon Steel Corp | 熱間圧延における板幅制御方法 |
JP2015055827A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社リコー | 表示システム、表示装置、表示制御プログラム及び表示制御方法 |
-
1982
- 1982-07-31 JP JP57134365A patent/JPS5924886A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6224809A (ja) * | 1985-07-23 | 1987-02-02 | Nippon Steel Corp | 熱間圧延における板幅制御方法 |
JPH059166B2 (ja) * | 1985-07-23 | 1993-02-04 | Nippon Steel Corp | |
JP2015055827A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社リコー | 表示システム、表示装置、表示制御プログラム及び表示制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5586247A (en) | Data updating system capable of partially recovering data | |
JPS62149099A (ja) | メモリアクセス制御回路 | |
JPS5987569A (ja) | デ−タ自動連続処理回路 | |
JPS5924886A (ja) | 表示デ−タホ−ルド方式 | |
JPH03185987A (ja) | 画像受信再生装置 | |
JP2820048B2 (ja) | 画像処理システムとその記憶装置およびそのアクセス方法 | |
JPH10333659A (ja) | メモリ制御方法及び装置 | |
JPS58125091A (ja) | デイスプレイ装置 | |
JPS6362083A (ja) | 射影デ−タ生成方式 | |
JPS60129786A (ja) | 画像メモリ装置 | |
JPS6294042A (ja) | 通信制御装置 | |
KR100283187B1 (ko) | 공통 메모리를 사용하는 시스템에서 공통 메모리 억세스장치 및 방법 | |
JP3179891B2 (ja) | バス制御方式 | |
JPS58169628A (ja) | デイスプレイ装置の制御方法及び制御装置 | |
JPS60254256A (ja) | 情報処理装置 | |
JPH05216836A (ja) | 処理装置間通信方式 | |
JPS62191958A (ja) | ダイレクトメモリアクセス用コントロ−ラ | |
JPS62105246A (ja) | デ−タ復旧方式 | |
JPH04367044A (ja) | キャッシュメモリ | |
JPS61214047A (ja) | メモリデ−タ転送回路 | |
JPS59185A (ja) | 陰極線管デイスプレイ装置 | |
JPH0222518A (ja) | ディスプレイ装置 | |
JPS61288261A (ja) | マルチプロセツサ・システム | |
JPS58205186A (ja) | 表示装置 | |
JPS63292354A (ja) | デ−タ転送装置 |