JPS5924195Y2 - transistor circuit - Google Patents

transistor circuit

Info

Publication number
JPS5924195Y2
JPS5924195Y2 JP13045679U JP13045679U JPS5924195Y2 JP S5924195 Y2 JPS5924195 Y2 JP S5924195Y2 JP 13045679 U JP13045679 U JP 13045679U JP 13045679 U JP13045679 U JP 13045679U JP S5924195 Y2 JPS5924195 Y2 JP S5924195Y2
Authority
JP
Japan
Prior art keywords
transistor
load
collector
transistors
loads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13045679U
Other languages
Japanese (ja)
Other versions
JPS5544690U (en
Inventor
正夫 吉富
誠 森下
喜久男 加藤
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP13045679U priority Critical patent/JPS5924195Y2/en
Publication of JPS5544690U publication Critical patent/JPS5544690U/ja
Application granted granted Critical
Publication of JPS5924195Y2 publication Critical patent/JPS5924195Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 本考案は2つ以上の負荷をお互いの干渉がないように駆
動するようにしたトランジスタ回路に関するものである
[Detailed Description of the Invention] The present invention relates to a transistor circuit that drives two or more loads so that they do not interfere with each other.

第1図は従来のサイリスクによるスイッチ回路で、1は
ゲート端子、2は出力端子、■+は電源端子、3はサイ
リスタ、R1は負荷で゛ある。
FIG. 1 shows a conventional switch circuit using Thyrisk, where 1 is a gate terminal, 2 is an output terminal, + is a power supply terminal, 3 is a thyristor, and R1 is a load.

サイリスタ3はゲート端子1に加えられる信号によって
導通し、負荷R1に電流を流し、出力端子2に出力信号
がとり出される。
The thyristor 3 is made conductive by a signal applied to the gate terminal 1, causes current to flow through the load R1, and an output signal is taken out at the output terminal 2.

しかしながら、このような従来のサイリスクによるスイ
ッチ回路では、2つ以上の負荷を同時に駆動する時は、
負荷を共通に接続しなければならず、一方の負荷が変動
すると、その変動は他方の負荷に変動を与えるため、負
荷はお互いの影響を受け、負荷間の分離が悪いという欠
点があった。
However, in such a conventional switch circuit using Cyrisk, when driving two or more loads at the same time,
The loads must be connected in common, and if one load fluctuates, the fluctuation will affect the other load, so the loads are influenced by each other, and there is a drawback that separation between the loads is poor.

本考案はこのような欠点を除去し、簡単な回路で多くの
負荷を互に分離して駆動し得るようにしたトランジスタ
回路を提供するものである。
The present invention eliminates these drawbacks and provides a transistor circuit that can drive many loads by separating them from each other with a simple circuit.

以下、第2図に示す本考案の一実施例を用いて本考案を
詳細に説明する。
Hereinafter, the present invention will be explained in detail using an embodiment of the present invention shown in FIG.

第2図に於て、トランジスタ5およびトランジスタ4は
お互いに逆導電型のトランジスタであり、この接続によ
り、第1図のサイリスタ3と同じ効果を持つ。
In FIG. 2, transistor 5 and transistor 4 are transistors of opposite conductivity types, and this connection has the same effect as thyristor 3 in FIG. 1.

トランジスタ5のエミッタに負荷R1が接続され、ゲー
ト端子1に与えられる信号によりトランジスタ4,5は
導通し、負荷R1には規定の電流が流れる。
A load R1 is connected to the emitter of the transistor 5, and a signal applied to the gate terminal 1 causes the transistors 4 and 5 to conduct, and a specified current flows through the load R1.

トランジスタ6および7はトランジスタ4と同一導電型
のトランジスタであり、各ベースは共通に接続されてい
る。
Transistors 6 and 7 are of the same conductivity type as transistor 4, and their bases are commonly connected.

もしトランジスタ4と6が同一特性を持ったトランジス
タであれは゛、トランジスタ6にはトランジスタ4と同
じ電流が流れ、負荷R11に電流を与える。
If transistors 4 and 6 have the same characteristics, the same current as that of transistor 4 flows through transistor 6, providing a current to load R11.

もしトランジスタ6と4とが形状(面積比)製造法その
他によって特性が異なれば、その差に応じた電流が流れ
る。
If the transistors 6 and 4 have different characteristics due to shape (area ratio), manufacturing method, etc., a current flows according to the difference.

トランジスタ7はエミッタと第1の電流が印加される電
源端子V+との間に、抵抗R2が挿入されている場合で
あり、この場合は抵抗R2間の電圧降下に応じて電流が
低下し、負荷R1□に電圧降下を生じる。
In the transistor 7, a resistor R2 is inserted between the emitter and the power supply terminal V+ to which the first current is applied. In this case, the current decreases according to the voltage drop across the resistor R2, and the load A voltage drop occurs across R1□.

なお、負荷R1、R1□、R1□の他端は第2の電位で
あるアースに接続されている。
Note that the other ends of the loads R1, R1□, and R1□ are connected to the ground, which is a second potential.

以上の場合はトランジスタ6および7が飽和していない
場合であるが、これらトランジスタが飽和動作をすると
きは、各負荷R11,R1□に流れる電流は負荷の大き
さに依存する。
The above case is a case where transistors 6 and 7 are not saturated, but when these transistors operate in saturation, the current flowing through each load R11, R1□ depends on the size of the load.

しかしながら、いずれの場合でも、各負荷R1□、R1
□に流れる電流は各々独心して決めることができ、お互
いに干渉し合うことはない。
However, in any case, each load R1□, R1
The current flowing through □ can be determined independently by each individual, and they will not interfere with each other.

第3図は集積回路によってこれを実現した場合であって
、トランジスタ8はマルチコレクタ型横方向トランジス
タによって実現され、各負荷に流れる電流は各コレクタ
の面積に比例する。
FIG. 3 shows a case where this is realized by an integrated circuit, where the transistor 8 is realized by a multi-collector type lateral transistor, and the current flowing to each load is proportional to the area of each collector.

集積回路では各素子間の温度および特性が非常によく一
致しているので、−上記関係は特に安定して得られる。
In an integrated circuit, the temperature and characteristics of each element are very well matched, so that the above relationship can be obtained particularly stably.

以上述べた説明は基本的なものであるが、これに加えて
、上記説明と導電性が全く逆のトランジスタの組合わせ
による回路においても全く同じ効果が得られることはい
うまでもなく、また負荷は抵抗で代表しているが、他の
素子でも本考案の特長は生かされる。
The above explanation is basic, but it goes without saying that the exact same effect can be obtained in a circuit using a combination of transistors with completely opposite conductivity to the above explanation, and the load Although a resistor is used as a representative example, the features of the present invention can be utilized with other elements as well.

さらに、各素子間に若干の抵抗その他の素子を挿入する
ことによって種々の展開をすることができ、例えば゛第
2図のトランジスタ4のコレクタとトランジスタ5のベ
ース間にダイオードを挿入してスイッチ回路のオン電圧
を制御することができる。
Furthermore, various developments can be made by inserting some resistance or other elements between each element. For example, a switch circuit can be created by inserting a diode between the collector of transistor 4 and the base of transistor 5 in Figure 2. The on-voltage can be controlled.

また上記説明では、独立負荷が2つの場合であるが、3
つ以上の負荷に対してもトランジスタを増やすことで容
易に実現できることはいうまでもない。
Also, in the above explanation, there are two independent loads, but three
Needless to say, this can be easily achieved by increasing the number of transistors for more than one load.

以上のようにこの考案によれば、1つのスイッチ回路に
よって多くの負荷を同時に制御でき、しかも各負荷間の
分離を良好に保つことができる。
As described above, according to this invention, many loads can be controlled simultaneously with one switch circuit, and separation between the loads can be maintained well.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のサイリスタによるスイッチ回路を示す回
路図、第2図は本考案の一実施例を示す回路図、第3図
は本考案の他の実施例を示す回路図である。 なお、図中同一符号は同一または相当部分を示す。 4.8・・・・・・第2のトランジスタ、5・・・・・
・第1のトランジスタ、6,7・・・・・・他のトラン
ジスタ、R1・・・・・・第1の負荷、R1□、R1□
・・・・・・第2の負荷。
FIG. 1 is a circuit diagram showing a conventional switch circuit using a thyristor, FIG. 2 is a circuit diagram showing one embodiment of the present invention, and FIG. 3 is a circuit diagram showing another embodiment of the present invention. Note that the same reference numerals in the figures indicate the same or corresponding parts. 4.8...Second transistor, 5...
・First transistor, 6, 7...Other transistors, R1...First load, R1□, R1□
...Second load.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第1の負荷がエミッタに接続された第1のトランジスタ
のベースに上記第1のトランジスタと逆導電形の第2の
トランジスタのコレクタを接続し、上記第1のトランジ
スタのコレクタと上記第2のトランジスタのベースとを
接続し、かつ上記第2のトランジスタに設けられた他の
コレクタに或は上記第2のトランジスタのベースにベー
スが接続された上記逆導電形の他のトランジスタのコレ
クタに第2の負荷を接続し、上記第2のトランジスタの
エミッタ、上記他のトランジスタのエミッタを第1の電
位に接続するとともに、上記第1の負荷および第2の負
荷の他端を第2の電位に接続するようにしたことを特徴
とするトランジスタ回路。
A collector of a second transistor having a conductivity type opposite to that of the first transistor is connected to a base of a first transistor whose emitter is connected to a first load, and the collector of the first transistor and the second transistor are connected to each other. and the collector of another transistor of the opposite conductivity type whose base is connected to another collector of the second transistor or the base of the second transistor. Connecting a load, connecting the emitter of the second transistor and the emitter of the other transistor to a first potential, and connecting the other ends of the first load and the second load to a second potential. A transistor circuit characterized by:
JP13045679U 1979-09-20 1979-09-20 transistor circuit Expired JPS5924195Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13045679U JPS5924195Y2 (en) 1979-09-20 1979-09-20 transistor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13045679U JPS5924195Y2 (en) 1979-09-20 1979-09-20 transistor circuit

Publications (2)

Publication Number Publication Date
JPS5544690U JPS5544690U (en) 1980-03-24
JPS5924195Y2 true JPS5924195Y2 (en) 1984-07-18

Family

ID=29096091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13045679U Expired JPS5924195Y2 (en) 1979-09-20 1979-09-20 transistor circuit

Country Status (1)

Country Link
JP (1) JPS5924195Y2 (en)

Also Published As

Publication number Publication date
JPS5544690U (en) 1980-03-24

Similar Documents

Publication Publication Date Title
JPS5924195Y2 (en) transistor circuit
US5450520A (en) Load current sampling technique
JPH0642252Y2 (en) Constant voltage circuit
JPH0746764B2 (en) amplifier
US4240024A (en) Temperature compensated current source
JPS6222484B2 (en)
JPS5912824Y2 (en) transistor circuit
JPS5833707Y2 (en) transistor circuit device
JPH0117170B2 (en)
JP2996551B2 (en) Current mirror circuit device
JPS6230701B2 (en)
JP2800204B2 (en) Bias circuit
JPH06204372A (en) Power transistor
JPH026684Y2 (en)
JPH0581084B2 (en)
JPS6119135B2 (en)
JPS592162U (en) Hall effect semiconductor integrated circuit
JPS6276544A (en) Integrated circuit
JPH0749722A (en) Constant current circuit
JPH05121969A (en) Input circuit
JPH02112007A (en) Reference voltage generation circuit
JPH03129414A (en) Reference voltage circuit
JPH0716151B2 (en) Wave shaping circuit
JPH0251291B2 (en)
JPS6160603B2 (en)