JPS6160603B2 - - Google Patents
Info
- Publication number
- JPS6160603B2 JPS6160603B2 JP57069985A JP6998582A JPS6160603B2 JP S6160603 B2 JPS6160603 B2 JP S6160603B2 JP 57069985 A JP57069985 A JP 57069985A JP 6998582 A JP6998582 A JP 6998582A JP S6160603 B2 JPS6160603 B2 JP S6160603B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- base
- emitter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920006395 saturated elastomer Polymers 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は集積化された回路において比例した電
流を取り出すための電流出力回路に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a current output circuit for drawing a proportional current in an integrated circuit.
従来、集積回路において比例した電流を取り出
すには第１図に示されるような回路が用いられて
いた。第１図において、第１のトランジスタ１の
ベースと第２のトランジスタ２のベースは共通に
駆動入力端子３へ接続され、第１のトランジスタ
１のエミツタは第１のエミツタ抵抗４を介して基
準電位点へ接続され、第２のトランジスタ２のエ
ミツタは第２のエミツタ抵抗５を介して基準電位
点へ接続されており、第１のトランジスタ１のコ
レクタと第２のトランジスタ２のコレクタより出
力電流を取り出されていた。 Conventionally, a circuit as shown in FIG. 1 has been used to extract a proportional current in an integrated circuit. In FIG. 1, the base of a first transistor 1 and the base of a second transistor 2 are commonly connected to a drive input terminal 3, and the emitter of the first transistor 1 is connected to a reference potential through a first emitter resistor 4. The emitter of the second transistor 2 is connected to the reference potential point via the second emitter resistor 5, and the output current is connected to the collector of the first transistor 1 and the collector of the second transistor 2. It had been taken out.
ここで、第１図の回路は集積化されており、第
１、第２のトランジスタ１，２は同一シリコン結
晶板上に作られているため整合がとられていた。
又、第１、第２のエミツタ抵抗も同様に同一シリ
コン結晶板に作られておりその抵抗値は次式を満
たすように設定されていた。 Here, the circuit shown in FIG. 1 is integrated, and since the first and second transistors 1 and 2 are formed on the same silicon crystal plate, matching is achieved.
Further, the first and second emitter resistors were similarly made of the same silicon crystal plate, and their resistance values were set to satisfy the following equation.
Ｋ＝Ｒ１／Ｒ２＝Ａ２／Ａ１ …(1)
ここで Ｋ ：出力電流比
R1：第１のエミツタ抵抗４の抵抗値
R2：第２のエミツタ抵抗５の抵抗値
A1：第１のトランジスタ１のエミツタ
面積
A2：第２のトランジスタ２のエミツタ
面積
このような構成により第１、第２のトランジスタ
１，２のコレクタよりそれぞれのエミツタ面積
A1，A2に比例した電流が取り出されていた。 K= R1 / R2 = A2 / A1 ...(1) where K: Output current ratio R1 : Resistance value of the first emitter resistor 4 R2 : Resistance value of the second emitter resistor 5 A1 : Emitter area of the first transistor 1 A 2 : Emitter area of the second transistor 2 With this configuration, each emitter area is smaller than the collector of the first and second transistors 1 and 2.
A current proportional to A 1 and A 2 was extracted.
よつて、 i2＝Ki1 …(2) となる。Therefore, i 2 = Ki 1 …(2).
ただし
i1：第１のトランジスタ１に流れる電流
i2：第２のトランジスタ２に流れる電流
以上、述べたように従来より簡単な構成で比例
した電流が取り出されていた。 where i 1 : Current flowing through the first transistor 1 i 2 : Current flowing through the second transistor 2 As described above, a proportional current has been taken out with a simpler configuration than in the past.
しかるに、以上説明したような動作をするの
は、第１、第２のトランジスタ１，２のコレクタ
に印加される電圧が高くて第１、第２のトランジ
スタ１，２の動作点が共に能動領域にある場合の
みであり、第１、第２のトランジスタ１，２のど
ちらか一方のトランジスタのコレクタに印加され
る電圧が低くなつてトランジスタが飽和すると、
飽和したトランジスタの電流増幅率が見かけ上小
さくなつてしまい比例した電流が取り出せなくな
つてしまう欠点があつた。 However, the reason for the above-described operation is that the voltage applied to the collectors of the first and second transistors 1 and 2 is high, and the operating points of the first and second transistors 1 and 2 are both in the active region. This is only the case when the voltage applied to the collector of either the first or second transistor 1 or 2 becomes low and the transistor becomes saturated.
The disadvantage is that the current amplification factor of a saturated transistor becomes apparently small, making it impossible to extract a proportional current.
本発明の目的は、トランジスタが飽和した場合
でも所望の電流を取り出すことのできる電流出力
回路を提供することにある。 An object of the present invention is to provide a current output circuit that can extract a desired current even when a transistor is saturated.
本発明による電流出力回路を第２図に示す。第
２図において第１図に示した従来例と同じ番号の
ものは同じものをさしている。 A current output circuit according to the invention is shown in FIG. In FIG. 2, the same numbers as in the conventional example shown in FIG. 1 refer to the same components.
第２図において、第１、第２のトランジスタ
１，２とは別の導電型式（PNP）を有する第３、
第４のトランジスタ６，７を設け、各トランジス
タ６，７のエミツタは共通接続されて駆動入力端
子３へ接続されている。第３のトランジスタ６の
コレクタは第１のトランジスタ１のベースへ接続
され、第４のトランジスタ７のコレクタは第２の
トランジスタ２のベースへ接続されている。第３
のトランジスタ６のベースは第１のダイオード８
を介して第１のトランジスタ１のエミツタへ接続
され、第４のトランジスタ７のベースは第２のダ
イオード９を介して第２のトランジスタ２のエミ
ツタへ接続されている。 In FIG. 2, a third transistor having a conductivity type (PNP) different from that of the first and second transistors 1 and 2;
Fourth transistors 6 and 7 are provided, and the emitters of each transistor 6 and 7 are commonly connected to the drive input terminal 3. The collector of the third transistor 6 is connected to the base of the first transistor 1, and the collector of the fourth transistor 7 is connected to the base of the second transistor 2. Third
The base of the transistor 6 is connected to the first diode 8
The base of the fourth transistor 7 is connected to the emitter of the second transistor 2 via a second diode 9.
このような回路構成によれば、駆動入力端子３
から流入した駆動電流は共通エミツタ接続された
第３、第４のトランジスタ６，７によつて分流さ
れて第１、第２のトランジスタ１，２のそれぞれ
のベースを駆動することになる。ここで、第１、
第２のエミツタ抵抗４，５での電圧降下すなわち
第１、第２のトランジスタ１，２の各エミツタ電
圧が異なると、低い側のトランジスタ（例えばト
ランジスタ１）のベースへより大きな駆動電流が
供給され、もう一方のトランジスタ（トランジス
タ２）のベースへ流れる駆動電流は減少するよう
に第３、第４のトランジスタ６，７は動作するの
で、結局第１、第２のエミツタ抵抗４，５での電
圧降下は等しくなつて各トランジスタ１，２のエ
ミツタ電圧も等しくなる。よつて、
i1＝R1＝i2R2 …(3)
となる。ここで、i1，i2は第１、第２のトランジ
スタ１，２にそれぞれ流れる電流である。さら
に、第１、第２のエミツタ抵抗４，５は第１図に
示した従来例と同じく(1)式を満たすよう設定され
ているので
i2＝Ki1 …(2)′
となり、第１、第２のトランジスタ１，２によつ
て比例した電流が取り出されることになる。尚、
第１、第２のダイオード８，９は第３、第４のト
ランジスタ６，７を飽和させないためのレベルシ
フト用に用いられている。 According to such a circuit configuration, the drive input terminal 3
The drive current flowing from the transistor 1 is shunted by the third and fourth transistors 6 and 7 whose emitters are connected in common, and drives the bases of the first and second transistors 1 and 2, respectively. Here, first,
If the voltage drops across the second emitter resistors 4 and 5, that is, the emitter voltages of the first and second transistors 1 and 2, differ, a larger drive current will be supplied to the base of the lower transistor (for example, transistor 1). , the third and fourth transistors 6 and 7 operate so that the drive current flowing to the base of the other transistor (transistor 2) decreases, so that the voltage at the first and second emitter resistors 4 and 5 eventually decreases. Since the drops are equal, the emitter voltages of each transistor 1 and 2 are also equal. Therefore, i 1 = R 1 = i 2 R 2 ...(3). Here, i 1 and i 2 are currents flowing through the first and second transistors 1 and 2, respectively. Furthermore, since the first and second emitter resistors 4 and 5 are set to satisfy equation ( 1 ) as in the conventional example shown in FIG. , a proportional current will be taken out by the second transistors 1, 2. still,
The first and second diodes 8 and 9 are used for level shifting to prevent the third and fourth transistors 6 and 7 from being saturated.
このように、第２図に示した本発明の一実施例
による電流出力回路においては、第１のトランジ
スタ１のコレクタ電圧が低くなりすぎて該第１の
トランジスタ１が飽和した場合にも、上記したよ
うに第１、第２のエミツタ抵抗４，５での電圧降
下が等しくなるよう回路は動作する。すなわち、
第１のトランジスタ１のコレクタ電圧が下がり該
第１のトランジスタが飽和した場合には、第１の
トランジスタ１に流れる電流は減少する方向へ回
路の動作点は移行しようとするが、このとき駆動
入力端子３から加えられる駆動電流の第３、第４
のトランジスタ６，７の分流比が変化して第１の
トランジスタ１のベースへ流れる駆動電流は増加
し、一方第２のトランジスタ２のベースへ流れる
駆動電流は減少する。その結果、取り出される電
流の比をほぼ一定に保つことができている。 In this way, in the current output circuit according to the embodiment of the present invention shown in FIG. 2, even when the collector voltage of the first transistor 1 becomes too low and the first transistor 1 is saturated, the above-mentioned As described above, the circuit operates so that the voltage drops across the first and second emitter resistors 4 and 5 are equal. That is,
When the collector voltage of the first transistor 1 decreases and the first transistor becomes saturated, the operating point of the circuit tends to shift in a direction in which the current flowing through the first transistor 1 decreases. The third and fourth drive currents applied from terminal 3
The shunt ratio of the transistors 6 and 7 changes, and the drive current flowing to the base of the first transistor 1 increases, while the drive current flowing to the base of the second transistor 2 decreases. As a result, the ratio of the current drawn can be kept almost constant.
以上の説明では第１のトランジスタ１が飽和す
る場合を述べたが第２のトランジスタ２の方が飽
和する場合も全く同様である。 In the above explanation, the case where the first transistor 1 is saturated has been described, but the case where the second transistor 2 is saturated is completely the same.
以上説明したように本発明によれば比例した電
流を取り出すことのできる電流出力回路を構成す
ることができ、しかも取り出される電流の電流比
は出力トランジスタが飽和した場合もほぼ一定に
保つことのできる利点がある。 As explained above, according to the present invention, it is possible to configure a current output circuit that can extract proportional currents, and the current ratio of the extracted currents can be kept almost constant even when the output transistor is saturated. There are advantages.
第３図に本発明の他の実施例による電流出力回
路の応用例を示す。第３図において第２図と同じ
番号のものは同じものをさしており、第２図と
は、第１、第２のトランジスタ１，２がそれぞれ
第５，第６のトランジスタ１０，１１と組み合わ
されてダーリント接続されている点と、第１、第
２のダイオード８，９がそれぞれ第３、第４のダ
イオード１２，１３と直列に接続されている点と
で異なり、他は同一である。回路動作も第２図に
示した本発明による電流出力回路とほぼ同じであ
る。第３図に示した応用例は第１、第２のトラン
ジスタをダーリント接続して大きな出力電流を得
られるようにした例である。 FIG. 3 shows an application example of a current output circuit according to another embodiment of the present invention. In Figure 3, the same numbers as in Figure 2 refer to the same things, and in Figure 2, the first and second transistors 1 and 2 are combined with the fifth and sixth transistors 10 and 11, respectively. They are the same except that the first and second diodes 8 and 9 are connected in series with the third and fourth diodes 12 and 13, respectively. The circuit operation is also almost the same as the current output circuit according to the present invention shown in FIG. The application example shown in FIG. 3 is an example in which the first and second transistors are connected in a Darling manner to obtain a large output current.
第１図は従来例を示す回路図、第２図は本発明
の一実施例による電流出力回路を示す回路図、第
３図は本発明の他の実施例を示す回路図である。
１，２，６，７，１０，１１……トランジス
タ、３……駆動入力端子、４，５……抵抗、８，
９，１２，１３……ダイオード。
FIG. 1 is a circuit diagram showing a conventional example, FIG. 2 is a circuit diagram showing a current output circuit according to an embodiment of the invention, and FIG. 3 is a circuit diagram showing another embodiment of the invention. 1, 2, 6, 7, 10, 11...Transistor, 3...Drive input terminal, 4,5...Resistor, 8,
9, 12, 13...Diode.
Claims (1)
流を取り出す電流出力回路において、第１の導電
型式の第１、第２のトランジスタと、第２の導電
型式の第３、第４のトランジスタとを備え、前記
第１、第２のトランジスタのエミツタはそれぞれ
第１、第２のエミツタ抵抗を介して基準電位点へ
接続され、前記第３、第４のトランジスタの各エ
ミツタは駆動入力端子へ接続され、前記第３のト
ランジスタのコレクタは前記第１のトランジスタ
のベースへ接続され、前記第４のトランジスタの
コレクタは前記第２のトランジスタのベースへ接
続され、前記第３のトランジスタのベースは第１
のレベルシフト回路を介して前記第１のトランジ
スタのエミツタへ接続され、前記第４のトランジ
スタのベースは第２のレベルシフト回路を介して
前記第２のトランジスタのエミツタへ接続されて
いることを特徴とする電流出力回路。1 In a current output circuit that takes out currents proportional to each other from first and second output terminals, first and second transistors of a first conductivity type, third and fourth transistors of a second conductivity type, The emitters of the first and second transistors are connected to a reference potential point via first and second emitter resistors, respectively, and the emitters of the third and fourth transistors are connected to a drive input terminal. the collector of the third transistor is connected to the base of the first transistor, the collector of the fourth transistor is connected to the base of the second transistor, and the base of the third transistor is connected to the base of the first transistor.
is connected to the emitter of the first transistor via a level shift circuit, and the base of the fourth transistor is connected to the emitter of the second transistor via a second level shift circuit. Current output circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069985A JPS58187009A (en) | 1982-04-26 | 1982-04-26 | Current output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069985A JPS58187009A (en) | 1982-04-26 | 1982-04-26 | Current output circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58187009A JPS58187009A (en) | 1983-11-01 |
| JPS6160603B2 true JPS6160603B2 (en) | 1986-12-22 |
Family
ID=13418466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57069985A Granted JPS58187009A (en) | 1982-04-26 | 1982-04-26 | Current output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58187009A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021255517A1 (en) | 2020-06-15 | 2021-12-23 | Toyota Jidosha Kabushiki Kaisha | Vehicle charged to positive potential and having friction neutralizing-static eliminating type lubrication mechanism |
-
1982
- 1982-04-26 JP JP57069985A patent/JPS58187009A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021255517A1 (en) | 2020-06-15 | 2021-12-23 | Toyota Jidosha Kabushiki Kaisha | Vehicle charged to positive potential and having friction neutralizing-static eliminating type lubrication mechanism |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58187009A (en) | 1983-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4578633A (en) | Constant current source circuit | |
| JPH0449287B2 (en) | ||
| EP1181773B1 (en) | Overvoltage protection | |
| JPS6160603B2 (en) | ||
| JPH0321927B2 (en) | ||
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JPH0330888B2 (en) | ||
| JPH0434567Y2 (en) | ||
| JPH0151207B2 (en) | ||
| JPS645369Y2 (en) | ||
| JPS6323573B2 (en) | ||
| JP2833053B2 (en) | Transistor circuit | |
| JPS6011551B2 (en) | DC motor speed control device | |
| JPH032987Y2 (en) | ||
| JPH06260925A (en) | Level shift circuit | |
| JPS6040737B2 (en) | transistor circuit | |
| JPH0142530B2 (en) | ||
| JPH0381325B2 (en) | ||
| JPH0318766B2 (en) | ||
| JPH0846452A (en) | Arithmetic amplifier | |
| JPS5880908A (en) | Amplifying circuit | |
| JPH0449807B2 (en) | ||
| JPH06216665A (en) | Voltage/current conversion circuit | |
| JPH0577084B2 (en) | ||
| JPH0519844B2 (en) |