JPS5924195Y2 - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS5924195Y2 JPS5924195Y2 JP13045679U JP13045679U JPS5924195Y2 JP S5924195 Y2 JPS5924195 Y2 JP S5924195Y2 JP 13045679 U JP13045679 U JP 13045679U JP 13045679 U JP13045679 U JP 13045679U JP S5924195 Y2 JPS5924195 Y2 JP S5924195Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- collector
- transistors
- loads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は２つ以上の負荷をお互いの干渉がないように駆
動するようにしたトランジスタ回路に関するものである
。
動するようにしたトランジスタ回路に関するものである
。
第１図は従来のサイリスクによるスイッチ回路で、１は
ゲート端子、２は出力端子、■＋は電源端子、３はサイ
リスタ、Ｒ１は負荷で゛ある。
ゲート端子、２は出力端子、■＋は電源端子、３はサイ
リスタ、Ｒ１は負荷で゛ある。
サイリスタ３はゲート端子１に加えられる信号によって
導通し、負荷Ｒ１に電流を流し、出力端子２に出力信号
がとり出される。
導通し、負荷Ｒ１に電流を流し、出力端子２に出力信号
がとり出される。
しかしながら、このような従来のサイリスクによるスイ
ッチ回路では、２つ以上の負荷を同時に駆動する時は、
負荷を共通に接続しなければならず、一方の負荷が変動
すると、その変動は他方の負荷に変動を与えるため、負
荷はお互いの影響を受け、負荷間の分離が悪いという欠
点があった。
ッチ回路では、２つ以上の負荷を同時に駆動する時は、
負荷を共通に接続しなければならず、一方の負荷が変動
すると、その変動は他方の負荷に変動を与えるため、負
荷はお互いの影響を受け、負荷間の分離が悪いという欠
点があった。
本考案はこのような欠点を除去し、簡単な回路で多くの
負荷を互に分離して駆動し得るようにしたトランジスタ
回路を提供するものである。
負荷を互に分離して駆動し得るようにしたトランジスタ
回路を提供するものである。
以下、第２図に示す本考案の一実施例を用いて本考案を
詳細に説明する。
詳細に説明する。
第２図に於て、トランジスタ５およびトランジスタ４は
お互いに逆導電型のトランジスタであり、この接続によ
り、第１図のサイリスタ３と同じ効果を持つ。
お互いに逆導電型のトランジスタであり、この接続によ
り、第１図のサイリスタ３と同じ効果を持つ。
トランジスタ５のエミッタに負荷Ｒ１が接続され、ゲー
ト端子１に与えられる信号によりトランジスタ４，５は
導通し、負荷Ｒ１には規定の電流が流れる。
ト端子１に与えられる信号によりトランジスタ４，５は
導通し、負荷Ｒ１には規定の電流が流れる。
トランジスタ６および７はトランジスタ４と同一導電型
のトランジスタであり、各ベースは共通に接続されてい
る。
のトランジスタであり、各ベースは共通に接続されてい
る。
もしトランジスタ４と６が同一特性を持ったトランジス
タであれは゛、トランジスタ６にはトランジスタ４と同
じ電流が流れ、負荷Ｒ１１に電流を与える。
タであれは゛、トランジスタ６にはトランジスタ４と同
じ電流が流れ、負荷Ｒ１１に電流を与える。
もしトランジスタ６と４とが形状（面積比）製造法その
他によって特性が異なれば、その差に応じた電流が流れ
る。
他によって特性が異なれば、その差に応じた電流が流れ
る。
トランジスタ７はエミッタと第１の電流が印加される電
源端子Ｖ＋との間に、抵抗Ｒ２が挿入されている場合で
あり、この場合は抵抗Ｒ２間の電圧降下に応じて電流が
低下し、負荷Ｒ１□に電圧降下を生じる。
源端子Ｖ＋との間に、抵抗Ｒ２が挿入されている場合で
あり、この場合は抵抗Ｒ２間の電圧降下に応じて電流が
低下し、負荷Ｒ１□に電圧降下を生じる。
なお、負荷Ｒ１、Ｒ１□、Ｒ１□の他端は第２の電位で
あるアースに接続されている。
あるアースに接続されている。
以上の場合はトランジスタ６および７が飽和していない
場合であるが、これらトランジスタが飽和動作をすると
きは、各負荷Ｒ１１，Ｒ１□に流れる電流は負荷の大き
さに依存する。
場合であるが、これらトランジスタが飽和動作をすると
きは、各負荷Ｒ１１，Ｒ１□に流れる電流は負荷の大き
さに依存する。
しかしながら、いずれの場合でも、各負荷Ｒ１□、Ｒ１
□に流れる電流は各々独心して決めることができ、お互
いに干渉し合うことはない。
□に流れる電流は各々独心して決めることができ、お互
いに干渉し合うことはない。
第３図は集積回路によってこれを実現した場合であって
、トランジスタ８はマルチコレクタ型横方向トランジス
タによって実現され、各負荷に流れる電流は各コレクタ
の面積に比例する。
、トランジスタ８はマルチコレクタ型横方向トランジス
タによって実現され、各負荷に流れる電流は各コレクタ
の面積に比例する。
集積回路では各素子間の温度および特性が非常によく一
致しているので、−上記関係は特に安定して得られる。
致しているので、−上記関係は特に安定して得られる。
以上述べた説明は基本的なものであるが、これに加えて
、上記説明と導電性が全く逆のトランジスタの組合わせ
による回路においても全く同じ効果が得られることはい
うまでもなく、また負荷は抵抗で代表しているが、他の
素子でも本考案の特長は生かされる。
、上記説明と導電性が全く逆のトランジスタの組合わせ
による回路においても全く同じ効果が得られることはい
うまでもなく、また負荷は抵抗で代表しているが、他の
素子でも本考案の特長は生かされる。
さらに、各素子間に若干の抵抗その他の素子を挿入する
ことによって種々の展開をすることができ、例えば゛第
２図のトランジスタ４のコレクタとトランジスタ５のベ
ース間にダイオードを挿入してスイッチ回路のオン電圧
を制御することができる。
ことによって種々の展開をすることができ、例えば゛第
２図のトランジスタ４のコレクタとトランジスタ５のベ
ース間にダイオードを挿入してスイッチ回路のオン電圧
を制御することができる。
また上記説明では、独立負荷が２つの場合であるが、３
つ以上の負荷に対してもトランジスタを増やすことで容
易に実現できることはいうまでもない。
つ以上の負荷に対してもトランジスタを増やすことで容
易に実現できることはいうまでもない。
以上のようにこの考案によれば、１つのスイッチ回路に
よって多くの負荷を同時に制御でき、しかも各負荷間の
分離を良好に保つことができる。
よって多くの負荷を同時に制御でき、しかも各負荷間の
分離を良好に保つことができる。
第１図は従来のサイリスタによるスイッチ回路を示す回
路図、第２図は本考案の一実施例を示す回路図、第３図
は本考案の他の実施例を示す回路図である。 なお、図中同一符号は同一または相当部分を示す。 ４．８・・・・・・第２のトランジスタ、５・・・・・
・第１のトランジスタ、６，７・・・・・・他のトラン
ジスタ、Ｒ１・・・・・・第１の負荷、Ｒ１□、Ｒ１□
・・・・・・第２の負荷。
路図、第２図は本考案の一実施例を示す回路図、第３図
は本考案の他の実施例を示す回路図である。 なお、図中同一符号は同一または相当部分を示す。 ４．８・・・・・・第２のトランジスタ、５・・・・・
・第１のトランジスタ、６，７・・・・・・他のトラン
ジスタ、Ｒ１・・・・・・第１の負荷、Ｒ１□、Ｒ１□
・・・・・・第２の負荷。
Claims (1)
- 第１の負荷がエミッタに接続された第１のトランジスタ
のベースに上記第１のトランジスタと逆導電形の第２の
トランジスタのコレクタを接続し、上記第１のトランジ
スタのコレクタと上記第２のトランジスタのベースとを
接続し、かつ上記第２のトランジスタに設けられた他の
コレクタに或は上記第２のトランジスタのベースにベー
スが接続された上記逆導電形の他のトランジスタのコレ
クタに第２の負荷を接続し、上記第２のトランジスタの
エミッタ、上記他のトランジスタのエミッタを第１の電
位に接続するとともに、上記第１の負荷および第２の負
荷の他端を第２の電位に接続するようにしたことを特徴
とするトランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13045679U JPS5924195Y2 (ja) | 1979-09-20 | 1979-09-20 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13045679U JPS5924195Y2 (ja) | 1979-09-20 | 1979-09-20 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5544690U JPS5544690U (ja) | 1980-03-24 |
| JPS5924195Y2 true JPS5924195Y2 (ja) | 1984-07-18 |
Family
ID=29096091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13045679U Expired JPS5924195Y2 (ja) | 1979-09-20 | 1979-09-20 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5924195Y2 (ja) |
-
1979
- 1979-09-20 JP JP13045679U patent/JPS5924195Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5544690U (ja) | 1980-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5924195Y2 (ja) | トランジスタ回路 | |
| US5450520A (en) | Load current sampling technique | |
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JPH0746764B2 (ja) | 増幅器 | |
| US4240024A (en) | Temperature compensated current source | |
| JPS6222484B2 (ja) | ||
| JPS5912824Y2 (ja) | トランジスタ回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPS5833707Y2 (ja) | トランジスタ回路装置 | |
| JPH0117170B2 (ja) | ||
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPS6230701B2 (ja) | ||
| JP2800204B2 (ja) | バイアス回路 | |
| JPH06204372A (ja) | 電力用トランジスタ | |
| JPH026684Y2 (ja) | ||
| JPH0581084B2 (ja) | ||
| JPS6119135B2 (ja) | ||
| JPS592162U (ja) | ホ−ル効果半導体集積回路 | |
| JPS6276544A (ja) | 集積回路 | |
| JPH0749722A (ja) | 定電流回路 | |
| JPH05121969A (ja) | 入力回路 | |
| JPH02112007A (ja) | 基準電圧発生回路 | |
| JPH03129414A (ja) | 基準電圧回路 | |
| JPH0716151B2 (ja) | 波形整形回路 | |
| JPH0251291B2 (ja) |