JPS59224938A - ネツトワ−クシステム - Google Patents
ネツトワ−クシステムInfo
- Publication number
- JPS59224938A JPS59224938A JP58100377A JP10037783A JPS59224938A JP S59224938 A JPS59224938 A JP S59224938A JP 58100377 A JP58100377 A JP 58100377A JP 10037783 A JP10037783 A JP 10037783A JP S59224938 A JPS59224938 A JP S59224938A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- line
- output
- clock signal
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、伝送線の故障によるダウン対策を施したネ
ットワークシステムに関する。
ットワークシステムに関する。
（従来技術とその問題点）
従来のネットワークシステムとしては、例えば特公昭５
２−１３３６７公報に示す如きものがある。この公報に
示されるネットワークシステムは、第１図に示す如く、
複数の送受信ステーションＳ＋ ｌ ８２ 、・・・を
、データ伝送用のデータ信号線１と、送受信タイミング
を与えるクロック信号線２とで結合してなるバス型ネッ
トワークシステムである。
２−１３３６７公報に示す如きものがある。この公報に
示されるネットワークシステムは、第１図に示す如く、
複数の送受信ステーションＳ＋ ｌ ８２ 、・・・を
、データ伝送用のデータ信号線１と、送受信タイミング
を与えるクロック信号線２とで結合してなるバス型ネッ
トワークシステムである。
上記クロック信号線２には、クロック発生器３から所定
パターンのクロック信号が常時伝送されている。
パターンのクロック信号が常時伝送されている。
上記各ステーションＳ＋、Ｓ２．・・・は、第２図に示
す如（、制御回路４と、各ステーション毎の制御対象と
なる機器Ｗ１．Ｗ２．・・・と制御回路４との電気的整
合を得るためのインターフェイス５とを備えている。
す如（、制御回路４と、各ステーション毎の制御対象と
なる機器Ｗ１．Ｗ２．・・・と制御回路４との電気的整
合を得るためのインターフェイス５とを備えている。
上記制御回路４は、］ンピコータ（ＣＰＵまたはＭＰＵ
）を備えており、前記クロック信号線２からクロック信
号を読取り、読取ったクロック信号に基づいて送受信タ
イミングを求め、各自ステーションに許された送受信タ
イミングの場合にデータ信号線からのデータ信号を読取
ったり、あるいは仙のステーションへデータ信号を送出
したりする構成となっている。
）を備えており、前記クロック信号線２からクロック信
号を読取り、読取ったクロック信号に基づいて送受信タ
イミングを求め、各自ステーションに許された送受信タ
イミングの場合にデータ信号線からのデータ信号を読取
ったり、あるいは仙のステーションへデータ信号を送出
したりする構成となっている。
しかし４【がら、上記従来のネットワークシステムにあ
っては、クロック信号線あるいはデータ信号線の何れか
一方でも、ＧＮＤラインあるいは電源ラインに短絡した
り、断線したりするなどの故障が起きた場合、その故障
が発生した信号線の機能は全く停止してしまい、ネット
ワークシステム全体がダウンしてしまう。
っては、クロック信号線あるいはデータ信号線の何れか
一方でも、ＧＮＤラインあるいは電源ラインに短絡した
り、断線したりするなどの故障が起きた場合、その故障
が発生した信号線の機能は全く停止してしまい、ネット
ワークシステム全体がダウンしてしまう。
（発明の目的）
本発明は上記の事情に鑑みてなされたもので、その目的
とするところは、伝送線の故障によってシステム全体が
ダウンしてしまうことを防止し、システムの信頼性を向
上することにある。
とするところは、伝送線の故障によってシステム全体が
ダウンしてしまうことを防止し、システムの信頼性を向
上することにある。
（発明の構成）
上記目的を達成するために本発明は、複数の送信ステー
ションをデータ伝送線とクロック信号線とで結合したネ
ットワークシステムにおいて、各ステーション間に予備
の伝送線を設りるとともに、各ステーションに、各々前
記データ信号線およびクロック信号線の故障を検出する
伝送線監視手段と、前記データ信号線あるいはクロック
信号線の何れかが故障した場合に、該故障した伝）′Ａ
線に代替して前記予備の伝送線を用いて信号伝達を行な
わせる伝送線切替手段とを設置ノたことを特徴と１−る
ものである。
ションをデータ伝送線とクロック信号線とで結合したネ
ットワークシステムにおいて、各ステーション間に予備
の伝送線を設りるとともに、各ステーションに、各々前
記データ信号線およびクロック信号線の故障を検出する
伝送線監視手段と、前記データ信号線あるいはクロック
信号線の何れかが故障した場合に、該故障した伝）′Ａ
線に代替して前記予備の伝送線を用いて信号伝達を行な
わせる伝送線切替手段とを設置ノたことを特徴と１−る
ものである。
（実施例の説明）
以下、本発明の実施例を第３図以下の図面を用いて詳細
に説明する。
に説明する。
第３図は、本発明に係るネットワークシステムの一実施
例の結合状態を示す図、第４図は同システムにおけるス
テーションの構成を示すブロック図である。なお、第３
図、第４図において、前記第１図、第２図で示した従来
例と同一構成部分には同一符号を付してその説明は省略
する。
例の結合状態を示す図、第４図は同システムにおけるス
テーションの構成を示すブロック図である。なお、第３
図、第４図において、前記第１図、第２図で示した従来
例と同一構成部分には同一符号を付してその説明は省略
する。
第３図に示す如く、この実施例のネットワークシステム
は、複数の送受信ステーションＳＴ＋。
は、複数の送受信ステーションＳＴ＋。
８丁２ ＋ Ｓ Ｔ ３＋・・・を、データ伝送用のデ
ータ信号線１と、各ステーションに送受信タイミングを
与えるために、クロック発生器３から発生するクロック
信号を伝送するクロック信号線２および、通常は信号の
伝送がなされない予備の伝送線１１とによって結合され
ているものである。
ータ信号線１と、各ステーションに送受信タイミングを
与えるために、クロック発生器３から発生するクロック
信号を伝送するクロック信号線２および、通常は信号の
伝送がなされない予備の伝送線１１とによって結合され
ているものである。
上記各ステーションは、第４図に示す如く、制御回路４
およびインターフェイス５の他に、アナログスイッチ１
２．１３と、リトリガラブル・モノステーブルマルチバ
イブレータ（以下、ＲＭＶと称す）１４．１５と、モノ
ステーブルマルチバイブレータ（以下、ＭＶと称す）１
６と、ＮＯＲ回路１７．１８およびＮＡＮＤ回路１９，
２０゜２１とを備えている。
およびインターフェイス５の他に、アナログスイッチ１
２．１３と、リトリガラブル・モノステーブルマルチバ
イブレータ（以下、ＲＭＶと称す）１４．１５と、モノ
ステーブルマルチバイブレータ（以下、ＭＶと称す）１
６と、ＮＯＲ回路１７．１８およびＮＡＮＤ回路１９，
２０゜２１とを備えている。
上記ＲＭＶ１４は、クロック信号線２からのクロック信
号ＣＬＫの立上り（あるいは立下り）によりトリガされ
るもので、時定数τ１を有するものである。もう１つの
ＲＭＶ１５は、データ信号１１３１１からのデータ信号
ＤＴの立上り（あるいは立５− 下り）によりトリガされるもので、時定数τ２を有する
ものである。またＭＶ１６は各ステーションの内部回路
に電源を供給するための電源２２の投入、すなわちパワ
ースィッチ２３０オン操作に伴ってトリガされるもので
、時定数Ｔを有するものである。
号ＣＬＫの立上り（あるいは立下り）によりトリガされ
るもので、時定数τ１を有するものである。もう１つの
ＲＭＶ１５は、データ信号１１３１１からのデータ信号
ＤＴの立上り（あるいは立５− 下り）によりトリガされるもので、時定数τ２を有する
ものである。またＭＶ１６は各ステーションの内部回路
に電源を供給するための電源２２の投入、すなわちパワ
ースィッチ２３０オン操作に伴ってトリガされるもので
、時定数Ｔを有するものである。
ＮＯＲ回路１７は、上記ＲＭ Ｖ １４１１”３ （７
）出力すとＭＶ１６からの出力ＣとのＮＯＲ論理を取り
、ＮＯＲ回路１８は、ＲＭＶ１６からの出力ａとＭＶ１
６からの出力ＣとのＮＯＲ論理を取るものである。また
、ＮＡＮＤ回路１９はＮＯＲ回路１７の出力ｅとＮＯＲ
回路１８の出力ｄとのＮＡＮＤ論耶を、ＮＡＮＤ回路２
０ Ｇｅｔ、ＮＯＲ回路１７の出力ｅとＮＡＮＤ回路１
９の出力ｆとのＮＡＮＤ論理を、ＮＡ、ＮＤ回路２１は
、ＮＯＲ回路１８の出力ｄとＮＡＮＯ回路１９の出力ｆ
とのＮＡＮＤ論理を取るものである。
）出力すとＭＶ１６からの出力ＣとのＮＯＲ論理を取り
、ＮＯＲ回路１８は、ＲＭＶ１６からの出力ａとＭＶ１
６からの出力ＣとのＮＯＲ論理を取るものである。また
、ＮＡＮＤ回路１９はＮＯＲ回路１７の出力ｅとＮＯＲ
回路１８の出力ｄとのＮＡＮＤ論耶を、ＮＡＮＤ回路２
０ Ｇｅｔ、ＮＯＲ回路１７の出力ｅとＮＡＮＤ回路１
９の出力ｆとのＮＡＮＤ論理を、ＮＡ、ＮＤ回路２１は
、ＮＯＲ回路１８の出力ｄとＮＡＮＯ回路１９の出力ｆ
とのＮＡＮＤ論理を取るものである。
アナログスイッチ１２は、データ信号の入出力線１１を
、データ信号線１側の入出力端子Ｙ１あるいは予備の伝
送線１１側の入出力端子Ｙ２の何６− れかに切替えるもので、前記ＮＡＮＤ回路２０の出力１
１が“Ｈ”の期間はデータ信号線１側の入出力端子Ｙ１
に、“Ｌパの期間は予備の伝送線１１側の入出力端子Ｙ
２へデータ信号入出力線■１が切替接続される。（但し
、これは、模式的に示すもので、実際には入出力信号の
通過／遮断を切替えている。以下同様。） アナログスイッチ１３は同様にして、クロック信号入力
線Ｔ２を、クロック信号線２側の入力端子×２と、予備
の伝送線１１側の入出力端子×１とに切替接続するもの
で、前記ＮＡＮＤ回路２１の出力０が１１ ＨＩＩの期
間は入力線■２はクロック信号線２側の入出力端子×？
へ接続され、ｄｉ Ｌ ！”のＩＩ間には予備の伝送線
１１側の入出力端子×１側へ接続される。
、データ信号線１側の入出力端子Ｙ１あるいは予備の伝
送線１１側の入出力端子Ｙ２の何６− れかに切替えるもので、前記ＮＡＮＤ回路２０の出力１
１が“Ｈ”の期間はデータ信号線１側の入出力端子Ｙ１
に、“Ｌパの期間は予備の伝送線１１側の入出力端子Ｙ
２へデータ信号入出力線■１が切替接続される。（但し
、これは、模式的に示すもので、実際には入出力信号の
通過／遮断を切替えている。以下同様。） アナログスイッチ１３は同様にして、クロック信号入力
線Ｔ２を、クロック信号線２側の入力端子×２と、予備
の伝送線１１側の入出力端子×１とに切替接続するもの
で、前記ＮＡＮＤ回路２１の出力０が１１ ＨＩＩの期
間は入力線■２はクロック信号線２側の入出力端子×？
へ接続され、ｄｉ Ｌ ！”のＩＩ間には予備の伝送線
１１側の入出力端子×１側へ接続される。
第５図は上記ステーション内における主要人出令ｊ
力を示すタイミングチャートであり、以下このタイミン
グチャートを用いて動作を説明する。
グチャートを用いて動作を説明する。
まず、電源投入時には、各ステーション毎に安定状態に
達するまでの時間には差があるため、信号線１．２が故
障していないにも拘わらず信号が検知されないことがあ
り得る。この間に信号線の故障と判断してしまうことは
誤りであるため、電源投入後一定時間の間は、信号線の
故障判定は行なわないようにする必要がある。このため
、電源入力ラインに前記ＭＶ１６が設けられている。
達するまでの時間には差があるため、信号線１．２が故
障していないにも拘わらず信号が検知されないことがあ
り得る。この間に信号線の故障と判断してしまうことは
誤りであるため、電源投入後一定時間の間は、信号線の
故障判定は行なわないようにする必要がある。このため
、電源入力ラインに前記ＭＶ１６が設けられている。
すなわち、第５図に示す如く、時点１ｏにおいて電源投
入がなされたとすると、ＭＶ１６の出力Ｃは所定時間下
（約数１００ ｍ５ｅｃ）の間１１ Ｈ１１を保持し、
その後゛Ｌ ＩＩへ落ちる。前記出力Ｃが“′Ｈ″の期
間は、ＮＯＲ回路１７．１８の出力ｄ。
入がなされたとすると、ＭＶ１６の出力Ｃは所定時間下
（約数１００ ｍ５ｅｃ）の間１１ Ｈ１１を保持し、
その後゛Ｌ ＩＩへ落ちる。前記出力Ｃが“′Ｈ″の期
間は、ＮＯＲ回路１７．１８の出力ｄ。
ｅは必ず“Ｌ １１となっており、これに伴って、ＮＡ
ＮＤ回路１９の出力ｆおよび、ＮＡＮＤ回路２０．２１
の出力ｇ、ｈは“Ｈパとなる。
ＮＤ回路１９の出力ｆおよび、ＮＡＮＤ回路２０．２１
の出力ｇ、ｈは“Ｈパとなる。
よって、アナログスイッチ１２．１３は、それぞれクロ
ック信号線２およびデータ信号線１側に接続されること
となる。このように、電源投入後一定時間は信号線故障
判定が行われない。
ック信号線２およびデータ信号線１側に接続されること
となる。このように、電源投入後一定時間は信号線故障
判定が行われない。
次に、第５図において、時点［１からクロック信号ＣＬ
Ｋが入力開始され、次の時点ｔ４でクロック信号線２が
ＧＮ［）線に短絡するなどの理由により、−Ｂ信号入力
が途切れ、次の時点ｔ５で信号入力が回復したとする。
Ｋが入力開始され、次の時点ｔ４でクロック信号線２が
ＧＮ［）線に短絡するなどの理由により、−Ｂ信号入力
が途切れ、次の時点ｔ５で信号入力が回復したとする。
この場合、ＲＭＶ１５の出力ａは同図に示す如く、時点
ｔ１で立上り、時点ｔ４から時定数τ１の遅延時間で立
下り、再び時点ｔ５で立上ることとなる。
ｔ１で立上り、時点ｔ４から時定数τ１の遅延時間で立
下り、再び時点ｔ５で立上ることとなる。
上記時定数τ１は、信号線の故障を判定するために必要
な゛無信号期間″の長さであり、信号の１ビツト長の数
倍ないし１０数倍に設定されている。
な゛無信号期間″の長さであり、信号の１ビツト長の数
倍ないし１０数倍に設定されている。
上記の如＜ＲＭＶ１５の出力ａが変化するのに伴って、
ＮＯＲ回路１８の出力ｄは時点ｔ４＋τ１から立上り、
時点ｔ５で立下ることとなる。これに伴って、ＮＡＮＤ
回路２１の出力口は時点ｔ４＋τ１で“Ｌ ＩＩとなり
、時点ｔ５で“ＨＩＩに復帰する。すなわち、この出力
Ｏが“Ｌ″とｈつでいる期間がクロック信号線２の故障
判定期間であり、従って、ＮＡＮＤ回路２１の出力９が
′Ｌ″となっている期間中は、アナログスイッチ１３に
９− よってクロック信号入力線１２は予備の伝送線１１０入
出力端子×１側に切替接続されることとなる。そしてク
ロック信号線２の故障が復帰すると同時に、再びクロッ
ク信号線２へ接続される。このとき、ＮＡＮＤ回路２１
の出力９は制御回路４へも入力されており、制御回路４
においてちりＯツク信号線２の故障を検知することがで
きる。
ＮＯＲ回路１８の出力ｄは時点ｔ４＋τ１から立上り、
時点ｔ５で立下ることとなる。これに伴って、ＮＡＮＤ
回路２１の出力口は時点ｔ４＋τ１で“Ｌ ＩＩとなり
、時点ｔ５で“ＨＩＩに復帰する。すなわち、この出力
Ｏが“Ｌ″とｈつでいる期間がクロック信号線２の故障
判定期間であり、従って、ＮＡＮＤ回路２１の出力９が
′Ｌ″となっている期間中は、アナログスイッチ１３に
９− よってクロック信号入力線１２は予備の伝送線１１０入
出力端子×１側に切替接続されることとなる。そしてク
ロック信号線２の故障が復帰すると同時に、再びクロッ
ク信号線２へ接続される。このとき、ＮＡＮＤ回路２１
の出力９は制御回路４へも入力されており、制御回路４
においてちりＯツク信号線２の故障を検知することがで
きる。
また、第５図において、時点ｔ２からデータ信号ＤＴの
入力が開始され、次の時点ｔ６でデータ信号線１の故障
により信号入力が途絶えたとする。
入力が開始され、次の時点ｔ６でデータ信号線１の故障
により信号入力が途絶えたとする。
この場合には、ＲＭＶ１＝１の出力すは同図に示す如く
、時点ｔ２で立上り、時点ｔ６から時定数τ２だけ遅延
して立下る。この時定数で２は、データ信号線１が故障
していると判定するのに要する“無信号期間″で、デー
タ信号の１ビツト長の数倍ないし１０数倍に設定されて
いる。
、時点ｔ２で立上り、時点ｔ６から時定数τ２だけ遅延
して立下る。この時定数で２は、データ信号線１が故障
していると判定するのに要する“無信号期間″で、デー
タ信号の１ビツト長の数倍ないし１０数倍に設定されて
いる。
上記の如＜ＲＭＶ１４の出力ｉが変化するのに伴って、
ＮＯＲ回路１７の出力ｅは同図に示す如く、時点ｔ６＋
で２で立上り“トビ′を保持する。
ＮＯＲ回路１７の出力ｅは同図に示す如く、時点ｔ６＋
で２で立上り“トビ′を保持する。
これに伴って、ＮＡＮＤ回路２０の出力りは時点１０−
［６＋τ２で゛シバとなる。この出力１１が“シ″どな
っている期間中はデータ信号線１が故障していることを
示しており、アナログスイッチ１２においては、データ
信号入出力線１１を予備の伝送線１１側の入出力端子Ｙ
２へ切替える動作が行われる。また、制御回路４にも上
記出力りが入力されており、制御回路４側でデータ信号
線１の故障を検知することができる。
っている期間中はデータ信号線１が故障していることを
示しており、アナログスイッチ１２においては、データ
信号入出力線１１を予備の伝送線１１側の入出力端子Ｙ
２へ切替える動作が行われる。また、制御回路４にも上
記出力りが入力されており、制御回路４側でデータ信号
線１の故障を検知することができる。
上記の如く、信号線１，２が例えば電源供給線あるいは
ＧＮＤ線に短絡した場合などの故障発生時には、すべて
のステーションにおいて同時に信号線の故障を検出する
こととなり、各ステーシミ１ンが一斉に故障信号線から
予備の伝送線への切替を行うこととなる。これによって
予備の伝送線を用いての通信が可能となるのである。
ＧＮＤ線に短絡した場合などの故障発生時には、すべて
のステーションにおいて同時に信号線の故障を検出する
こととなり、各ステーシミ１ンが一斉に故障信号線から
予備の伝送線への切替を行うこととなる。これによって
予備の伝送線を用いての通信が可能となるのである。
更に、万一、データ信号線１とクロック信号線２の両者
が共に故障した場合には、前記アナログスイッチ１２．
１３は両者共に正常側、すなわちデータ信号線１側およ
びクロック信号線２側に選択され、予備の伝送線を使用
しない状態でｖｌ障復帰の時期状態となる。この期間＄
、ｔＮ Ａ Ｉ’、ｌ ｔ）回路１９の出力［がＬ Ｉ
＋となるため、制御回路４はこの出力ｆ２の状態によっ
て二つの信号線１，２が共に故障であることを検知する
ことができる。
が共に故障した場合には、前記アナログスイッチ１２．
１３は両者共に正常側、すなわちデータ信号線１側およ
びクロック信号線２側に選択され、予備の伝送線を使用
しない状態でｖｌ障復帰の時期状態となる。この期間＄
、ｔＮ Ａ Ｉ’、ｌ ｔ）回路１９の出力［がＬ Ｉ
＋となるため、制御回路４はこの出力ｆ２の状態によっ
て二つの信号線１，２が共に故障であることを検知する
ことができる。
（発明の効果）
以上詳細に説明したにうに、本発明に係るネットワーク
システムにあっては、信号線の故障によってシステム全
体がダウンしてしＪ、うことがなく、信頼性の高いネッ
トワークシステムを実現することができる。
システムにあっては、信号線の故障によってシステム全
体がダウンしてしＪ、うことがなく、信頼性の高いネッ
トワークシステムを実現することができる。
第１図は従来のネットワークシステムの構成を示す図、
第２図は同システムのステーションの構成を示すブロッ
ク図、第３図は本発明に係るネットワークシステムの構
成を示す図、第４図は同システムのステーションの構成
を示寸ブロック回路― 図、第５図は同システムの主要人出力を示すタイミング
チャートである。 １・・・データ信号線 ２・・・クロック信号線 １１・・・・・・・・・・・・・・・・・・・・・予備
の伝送線１２．１３・・・・・・・・・・・・アナログ
スイッチ１４．１５・・・・・・・・・・・・リトリガ
ラブル・モノステーブルマルチバイブレータ １６・・・・・・・・・・・・・・・・・・・・・モノ
ステーブルマルチバイブレータ １７．１８・・・・・・・・・・・・ＮＯＲ回路１９．
２０．２１・・・ＮＡＮＤ回路 特許出願人 日産自！ｌｌ車株式会社 １３−
第２図は同システムのステーションの構成を示すブロッ
ク図、第３図は本発明に係るネットワークシステムの構
成を示す図、第４図は同システムのステーションの構成
を示寸ブロック回路― 図、第５図は同システムの主要人出力を示すタイミング
チャートである。 １・・・データ信号線 ２・・・クロック信号線 １１・・・・・・・・・・・・・・・・・・・・・予備
の伝送線１２．１３・・・・・・・・・・・・アナログ
スイッチ１４．１５・・・・・・・・・・・・リトリガ
ラブル・モノステーブルマルチバイブレータ １６・・・・・・・・・・・・・・・・・・・・・モノ
ステーブルマルチバイブレータ １７．１８・・・・・・・・・・・・ＮＯＲ回路１９．
２０．２１・・・ＮＡＮＤ回路 特許出願人 日産自！ｌｌ車株式会社 １３−
Claims (1)
- （１）複数の送受信ステーションをデータ伝送用のデー
タ信号線と送受信タイミングを与えるクロック信号線と
で結合してなるネットワークシステムにおいて； 前記各ステーション間に予備の伝送線を設け；前記各ス
テーションは、各々前記データ信号線およびクロック信
号線の故障を検出する伝送線監視手段と； 前記データ信号線あるいはクロック信号線のうち何れか
の故障が検出された場合に、該故障が検出された伝送線
に代替して前記予備の伝送線を用いて信号伝達を行なわ
せる伝送線切替手段とを備えることを特徴とするネット
ワークシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58100377A JPS59224938A (ja) | 1983-06-06 | 1983-06-06 | ネツトワ−クシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58100377A JPS59224938A (ja) | 1983-06-06 | 1983-06-06 | ネツトワ−クシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59224938A true JPS59224938A (ja) | 1984-12-17 |
Family
ID=14272330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58100377A Pending JPS59224938A (ja) | 1983-06-06 | 1983-06-06 | ネツトワ−クシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59224938A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4864568A (en) * | 1986-10-16 | 1989-09-05 | Nippondenso Co., Ltd. | Communication control system |
| DE4090614T1 (de) * | 1989-04-19 | 1991-06-06 | Hitachi Cable | Netzwerk vom doppelbustyp |
| DE4090614C2 (de) * | 1989-04-19 | 1999-08-26 | Hitachi Cable | Netzwerk vom Doppelbustyp |
-
1983
- 1983-06-06 JP JP58100377A patent/JPS59224938A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4864568A (en) * | 1986-10-16 | 1989-09-05 | Nippondenso Co., Ltd. | Communication control system |
| DE4090614T1 (de) * | 1989-04-19 | 1991-06-06 | Hitachi Cable | Netzwerk vom doppelbustyp |
| DE4090614C2 (de) * | 1989-04-19 | 1999-08-26 | Hitachi Cable | Netzwerk vom Doppelbustyp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59117395A (ja) | 端末処理装置 | |
| US3451042A (en) | Redundant signal transmission system | |
| US5357491A (en) | Clock selection control device | |
| JPS59224938A (ja) | ネツトワ−クシステム | |
| KR101631631B1 (ko) | 보호계전기의 고장진단 및 복구방법 | |
| JP3497855B2 (ja) | ２重系装置 | |
| JP3392938B2 (ja) | ２重系装置 | |
| JPH04305748A (ja) | 高信頼性バス | |
| JP2743893B2 (ja) | ドライバー回路故障判別方法、故障箇所報告方法及び周辺装置 | |
| JP2692338B2 (ja) | 通信装置の障害検出装置 | |
| JP2728959B2 (ja) | 通信装置 | |
| JPS63318823A (ja) | 故障検出方式 | |
| CN112291128A (zh) | 基于总线的通信***、片上***和用于其的方法 | |
| KR0161163B1 (ko) | 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조 | |
| JPH09325811A (ja) | ２重化冗長システムおよび診断方法 | |
| JPH1173583A (ja) | 警報収集システム | |
| JPS63240145A (ja) | デイジタル信号伝送方式 | |
| JP2000295142A (ja) | 自己診断装置 | |
| JP2001056702A (ja) | 多重化計装システム | |
| JPS63227234A (ja) | バス障害検出・診断回路 | |
| JPH07143038A (ja) | 障害箇所特定システム | |
| JPH0616629B2 (ja) | ル−プ式デ−タ伝送方式 | |
| JPH06197153A (ja) | 回線切り換え装置 | |
| JPS6224822B2 (ja) | ||
| JPH0122783B2 (ja) |