JPS59214916A - Programmable controller for controlling instrumentation - Google Patents
Programmable controller for controlling instrumentationInfo
- Publication number
- JPS59214916A JPS59214916A JP58088164A JP8816483A JPS59214916A JP S59214916 A JPS59214916 A JP S59214916A JP 58088164 A JP58088164 A JP 58088164A JP 8816483 A JP8816483 A JP 8816483A JP S59214916 A JPS59214916 A JP S59214916A
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- flags
- user
- processing
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14112—Diagnostic, troubleshooting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、計装制御用プログラマブル、コントローラに
係抄、特にコントローラの異常処理に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a programmable controller for instrumentation control, and particularly to abnormality processing in the controller.
この種のプログラマブル。コントローラ(PO)は、計
装制御用数値演算機能や各種機器のシーケンス制御用論
理演算機能を持たせるほかに、確実な機能動作を得るた
めの異常処理機能を付属させている。この異常処理は、
コントローラの71−ドウエア又はソフトウェアによっ
て自己診断を行ない、その診断結果に異常が検出さ牡る
と該異常の内容によって重故障又は軽故障というような
故障モードを決定して表示、W告等のための出力を得る
ようにしている。This kind of programmable. The controller (PO) not only has a numerical calculation function for instrumentation control and a logic calculation function for sequence control of various devices, but also has an abnormality processing function to ensure reliable functional operation. This abnormality processing is
Self-diagnosis is performed by the controller's 71-ware or software, and when an abnormality is detected in the diagnostic results, a failure mode such as a major failure or a minor failure is determined depending on the content of the abnormality, and the failure mode is displayed, notified, etc. I am trying to get the output of
ここで、従来の異常処理は、コントローラ毎に異常の内
容によって一義的に重故障又は軽故障として決定する論
理が組込まnている。この従来の異常処理方法では、コ
ントローラがシーケンス処理重点のシーケンサ又は計装
処理重点のDDO(Direct Degital C
!ontrol ) というように用途が限ら扛る場
合には何ら問題ないが、シーケンス処理と計装処理が同
等レベルのプログラマブルコントローラの場合には各種
異常に対して軽重の故障モードが一義的に決定さnてい
ると制御対象プラント、設備に適合した故障モード決定
ができなくなシ、ユーザの使い勝手も悪くなる欠点があ
った。Here, conventional abnormality processing incorporates logic that uniquely determines a major failure or a minor failure depending on the content of the abnormality for each controller. In this conventional abnormality handling method, the controller is a sequencer that focuses on sequence processing or a DDO (Direct Digital Cable) that focuses on instrumentation processing.
! There is no problem if the application is limited, such as (ontrol), but in the case of a programmable controller with the same level of sequence processing and instrumentation processing, the light and heavy failure modes are uniquely determined for various abnormalities. If it is, it becomes impossible to determine a failure mode that is suitable for the plant or equipment to be controlled, and the user's usability becomes difficult.
例えば、コントローラが発電機、ポンプ等をオン、オフ
処理をするシーケンス処理が多いシステムに使用さnる
場合、シーケンス処理の入出力であるステータスデータ
入力部DI、ステータスデータ出力部DOが故障したと
きには異常モードとしては重故障である。これに対して
、同じコントローラが水処荷の薬注制御などDDO処理
が多いシステムに使用さnる場合にはステータスデータ
入出力部り工/ D Oの故障は異常モードとしては軽
故障になる。このように、シーケンス処理と計装処理が
同等レベルのプログラマブルコントローラは各種異常に
対して該コントローラ側で一義的に故障モードを決定す
る方法ではユーザの使い勝手が悪くなる等の欠点があっ
た0
本発明は、上述までの事情に鑑みてなされ念もので、ハ
ードウェア及びソフトウェアで自己診断した各種異常に
対応づけてフラグを持たせ、各種異常に対する軽重故障
モードの設定をユーザが該フラグを使ってプログラム可
能とすることで制御対象プラント、設備に適合した異常
処理が容易にできるようにしたプログラマブル、コント
ローラを提供することを目的とする。For example, if the controller is used in a system that requires a lot of sequence processing to turn on and off generators, pumps, etc., if the status data input section DI or status data output section DO, which is the input/output of the sequence processing, breaks down, The abnormality mode is a serious failure. On the other hand, if the same controller is used in a system that involves a lot of DDO processing, such as chemical injection control for water treatment, a failure of the status data input/output unit/DO will be considered a minor failure as an abnormality mode. . In this way, programmable controllers with the same level of sequence processing and instrumentation processing have drawbacks such as poor usability for users if the controller side uniquely determines the failure mode for various abnormalities. The invention was made in view of the above-mentioned circumstances, and it provides flags in association with various abnormalities self-diagnosed by hardware and software, and allows the user to use the flags to set light and severe failure modes for various abnormalities. The purpose of the present invention is to provide a programmable controller that is programmable so that abnormality processing suitable for the plant or equipment to be controlled can be easily performed.
第1図は本発明の一実施例を示すプログラマブル、コン
トローラのブロック図である。このコントローラは、ユ
ーザのシーケンス処理内容が格納されるシーケンス用ユ
〜ザブログラムメモリ/と、ユーザのDDO処理内容が
格納されるDDO用ユーザプログラムメモリコと、シー
ケンス処理を高速で行なう論理演算ユニット3と、外部
ステータスデータ入出力部。の読込みと外部機器へのス
テータスデータO1〜Onの出力とを行なうシーケンス
用入出力回路≠と、この入出力回路lの入出力データを
記憶するバッファメモリSと、DDO用入出力デーデー
MI〜LMIQ’i外部との間で授受するDDO用入出
入出力回路、各種異常の有無を記憶するフラグレジスタ
7と、各ブロックを以下のようにコントロールする一〇
PUざと、故障モードを軽重故障別に出力するための論
理回路9H99W及びファン異常表ど外部装置の異常検
出信号を得る各種センサioとから構成される。FIG. 1 is a block diagram of a programmable controller showing one embodiment of the present invention. This controller consists of a sequence user program memory for storing the user's sequence processing contents, a DDO user program memory for storing the user's DDO processing contents, and a logic operation unit that performs sequence processing at high speed. 3 and external status data input/output section. A sequence input/output circuit ≠ reads the status data and outputs the status data O1 to On to external equipment, a buffer memory S stores the input/output data of this input/output circuit l, and DDO input/output data MI to LMIQ. The DDO input/output circuit that exchanges data with the outside, the flag register 7 that stores the presence or absence of various abnormalities, and the 10 PUs that control each block as shown below, outputs failure modes for minor and major failures. It consists of a logic circuit 9H99W and various sensors IO for obtaining abnormality detection signals from external devices such as a fan abnormality display.
0PUjrは入出力回路qから周期的にデータ入力11
〜工。を読込んでバッファメモリjK!込む。0PUjr periodically receives data input 11 from input/output circuit q.
~Eng. Read the buffer memory jK! It's crowded.
この書込みが全項目のデータ入カニl〜工。につぃて完
了すると1.OP U gは論理演算ユニット3に対し
て演算子タートを指令する。論理演算ユニット3がシー
ケンス用論理演算を実行中に、OPU♂はDDO用ユー
ザプログラムメモリコのプログラムに従って入出力回路
6から外部情報を読込み、該情報についてDDO用数値
数値演算ない、この演算結果を入出力回路tから出力さ
せる。This entry is for entering data for all items. Once completed, 1. OP U g instructs the logical operation unit 3 to start the operator. While the logic operation unit 3 is executing the logic operation for the sequence, the OPU♂ reads external information from the input/output circuit 6 according to the program of the DDO user program memory controller, performs a numerical operation for the DDO on the information, and uses this operation result. It is output from the input/output circuit t.
論理演算ユニットJはCPU♂によって演算スタートを
かけら詐ると、シーケンス用ユーザプロダラムメモリ/
からシーケンス用プログラムを読出し、入出力バッファ
メモリSのデータを使つ念演算をし、この演算結果を人
出力バッファメモリSに書込んでおく。この演算と結果
の書込みをユーザシーケンスの最終まで行なった後、論
理演算ユニットJは0PUJ’に演算完了を知らせる。When the logic operation unit J is deceived by the CPU♂ to start the operation, the sequence user program memory/
A sequence program is read from the computer, a mental calculation is performed using the data in the input/output buffer memory S, and the result of this calculation is written into the human output buffer memory S. After performing this operation and writing the result to the end of the user sequence, the logical operation unit J notifies 0PUJ' of the completion of the operation.
この演算完了を通知さfL、′f?:、OP U gは
、DDO用数値数値演算止して入出力バッファメモリS
からシーケンス用出力情報を読出し、読情報を入出力回
路弘に書込んで外部に出力させる。この出力制御を終え
ると0PUtは再びDDO用数値数値演算り、論理演算
ユニット3による演算完了でシーケンス用論理演算結果
の出力制御に入るという手順をサイクリックに実行する
。The completion of this operation is notified fL,'f? :, OP U g stops numerical calculation for DDO and input/output buffer memory S.
The output information for the sequence is read from the input/output circuit, and the read information is written to the input/output circuit Hiroshi and outputted to the outside. When this output control is completed, 0PUt performs the DDO numerical calculation again, and when the logical calculation unit 3 completes the calculation, it cyclically executes the procedure of starting the output control of the sequence logical calculation result.
次に、フラグレジスタ7のフラグを中心とじて異常処理
を説明する。Next, abnormality processing will be explained focusing on the flags in the flag register 7.
本実施例においては、各種異常に対する軽重故障モード
の振分けを以下の表のように決める。In this embodiment, the distribution of minor and major failure modes for various abnormalities is determined as shown in the table below.
上記表に示すように、CPU関連異常や論理演算ユニッ
ト異常はコントローラの使用状況がシーケンス用、DD
O用の何れの場合にも重故障に相当するとして固定の重
故障モードとし、逆にファン異常は固定の軽故障モード
としている。そして、ステータスDI、Do異常やDD
O用入出入出力異常ントローラが主にシーケンス用又は
DDC用に使わ扛るかによって重故障又は軽故障に相当
するとしてユーザが任意に軽重故障モードを設定可能と
する。なお、各異常に対するフラグの割当ては重故障に
’OHs軽故障にFOI、、ステータスDI異常にF1
1ステータスDo異常にF、 、DDO用入出入出力異
常3を当てる。As shown in the table above, CPU-related abnormalities and logical operation unit abnormalities occur when the usage status of the controller is sequence, DD, etc.
Any case for O is equivalent to a major failure and is set as a fixed major failure mode, and conversely, fan abnormality is set as a fixed minor failure mode. And status DI, Do abnormality and DD
The user can arbitrarily set a light/severe failure mode, which corresponds to a major failure or a minor failure depending on whether the O input/output abnormality controller is mainly used for sequence or DDC. The flags assigned to each abnormality are 'OH' for major failures, FOI for minor failures, and F1 for status DI abnormalities.
1 Assign F, , DDO input/output error 3 to status Do error.
このした故障モードの振分けとフラグの割当てにおいて
、OPU、rが何ちかの処理実行中に入出力回路q又は
乙のハードウェアによる自己診断で異常を通知してくる
と、OPU、rは通知さnた内容を判断して入力回路弘
のうちデータ入力(D工)側の異常ではフラグレジスタ
7のフラグFlt立て、データ出力(Do )側の異常
ではフラグFt を立て、入出力回路乙の異常ではフラ
グFx k立てる。さらに、シーケンス用ユーザプログ
ラムメモリ/の一部にユーザによって予め作製されるフ
ラグI’1−ysに対する軽重故障モードの処理プログ
ラムを使って論理演算ユニットJがフラグFl〜F3の
成立に対して重故障又は軽故障を判別して対応するフラ
グF’ox又はFoLを立てる。この論理演算ユニット
Jによる軽重故障モードの処理完了通知はOP U t
’に与えられ、このときOPU#は夫々の軽重故障モー
ドに従って論理回路9H。In this sorting of failure modes and assignment of flags, if the OPU, r notifies an abnormality during self-diagnosis by the input/output circuit q or the hardware of Party B while executing any process, the OPU, r will not be notified. If there is an error on the data input (D) side of the input circuit, the flag Flt of flag register 7 is set, and if there is an error on the data output (Do) side, the flag Ft is set, and an error is detected in the input/output circuit B. Now set the flag Fxk. Furthermore, using a processing program for the light/severe failure mode for the flag I'1-ys that is created in advance by the user in a part of the sequence user program memory/, the logical operation unit J is configured to cause a major failure when the flags Fl to F3 are established. Alternatively, a minor failure is determined and a corresponding flag F'ox or FoL is set. The processing completion notification for the light/severe failure mode by the logical operation unit J is OP U t
', and at this time, OPU# is given to logic circuit 9H according to each minor or major failure mode.
2Wに振分けて重故障信号出力、軽故障信号出力を外部
に出力する。この論理回路は前記の表に従って決められ
、軽故障はファン異常とフラグFOLの論理和条件にな
シ、重故障は論理演算ユニット3の異常とOPU、!r
の異常(ウオッチドグタイマ。A major failure signal output and a minor failure signal output are output to the outside by distributing them to 2W. This logic circuit is determined according to the above table, and a minor failure is not a logical sum condition of fan abnormality and flag FOL, and a major failure is an abnormality of logic operation unit 3 and OPU, ! r
Abnormality (watchdog timer).
メモリパリティ等)とフラグFOHの論理和条件になる
。(memory parity, etc.) and flag FOH.
第2図は論理ユニットJによる軽重故障モードの決定処
理プログラムを等価回路で例示し、フラグF1又はF2
の成立には重故障フラグFont立て、フラグF3の成
立には軽故障フラグFOL+を立てる。この例ではコン
トローラが主にシーケンス用として使われる場合のプロ
グラムであり、DDO用として使わnる場合にはF’o
nとFO!、が逆になる。FIG. 2 shows an example of a program for determining the light/severe failure mode by logic unit J using an equivalent circuit, and flags F1 or F2.
When the flag F3 is established, the major failure flag Font is set, and when the flag F3 is satisfied, the minor failure flag FOL+ is set. In this example, the program is for when the controller is mainly used for sequences, and when used for DDO, F'o
n and FO! , is reversed.
何れの場合も軽重故障モードの決定処理プログラムはシ
ーケンス用ユーザプログラムメモリ/上に書込まnてお
り、ユーザによって任意に軽重故障モードを設定可能に
され、そのプログラム言語は制御のための他のプログラ
ム言語と同じものを使用してユーザによる故障モ7ド設
定を容易にする。In either case, the processing program for determining the minor or major failure mode is written in the sequence user program memory, and the user can arbitrarily set the minor or major failure mode, and the program language is similar to other programs for control. Facilitates user setting of failure modes using the same language.
本実施例によnば、コントローラが主にシーケンス処理
に使われる場合、計装処理に使われる場合、シーケンス
処理と計装処理の両方間等に使われる場合など、コント
ローラの使用状況に応じて各種異常に対する故障モード
の軽重をユーザが任意に設定することができるし、制御
対象に適合した異常処理を可能にする。また、各種異常
に対して個別のフラグを設け、さらに各個別フラグに対
する軽重故障フラグを設ける九め、ユーザによる異常処
理プログラム開発を容易にするし、各種異常から軽重故
障モードの決定に制御対象の制御状態を条件に組込むこ
とも容易になる。また、異常処理プログラムメモリの一
部を使用する九め、特別のプログラム言語を使用せずに
シーケンスで表現することが可能となシ、ユーザによる
異常処理の管理を容易にする。According to this embodiment, depending on the usage status of the controller, such as when the controller is mainly used for sequence processing, when it is used for instrumentation processing, when it is used between both sequence processing and instrumentation processing, etc. The user can arbitrarily set the severity of the failure mode for various abnormalities, and it is possible to handle abnormalities that are suitable for the controlled object. In addition, individual flags are provided for each type of abnormality, and a light/serious failure flag is also provided for each individual flag.This makes it easier for users to develop abnormality processing programs, and allows users to easily determine the light/serious failure mode from various types of abnormalities. It also becomes easier to incorporate control states into conditions. Furthermore, since the abnormality processing program uses a part of the memory, it can be expressed in a sequence without using a special programming language, making it easier for the user to manage the abnormality processing.
なお、実施例では入出力回路の異常について故障モード
を設定する場合を示すが、これはハードウェア又はソフ
トウェアで自己診断した結果の各種異常に対して全てフ
ラグを持たせ、ユーザが各種異常に対して任意に軽重故
障モードをプログラムする構成にできるのは勿論である
。In addition, in the example, a case is shown in which a failure mode is set for an abnormality in an input/output circuit. Of course, it is possible to program a light or heavy failure mode as desired.
以上のとおシ、本発明によれば、コントローラの使用状
況に応じて適切な異常処理をユーザが容易に設定できる
という効果がある。As described above, according to the present invention, there is an effect that the user can easily set appropriate abnormality processing depending on the usage status of the controller.
第1図は本発明の一実施例を示すプログラマブル、コン
トローラのブロック図、第2図は本発明における故障モ
ード決定プログラムを等測的に示す回路図である。
/・・・シーケンス用ニーザブ四グラムメモリ、−・・
・DDC用ユーザプログラムメモリ、J・・・論理演算
ユニット、ダ・・・ステータスDI/ D O用入出カ
回路、S・・・ステータスD工/ D O用人出力バッ
7アメモリ、6・・・DDOデータ用入出入出力回路・
・・フラグレジxp、z−a P TJ、 P H,?
W−Ml理回路、10・・・センサ。FIG. 1 is a block diagram of a programmable controller showing one embodiment of the present invention, and FIG. 2 is a circuit diagram isometrically showing a failure mode determination program in the present invention. /... Kneesab four-gram memory for sequence, -...
・User program memory for DDC, J...Logic operation unit, D...Input/output circuit for status DI/DO, S...Input/output buffer memory for status D/DO, 6...DDO Data input/output circuit/
...flag register xp, z-a PTJ, PH,?
W-Ml logic circuit, 10...sensor.
Claims (1)
する計装制御用プログラマブル、コントロー5において
、ハードウェア又はソフトウェアで自己診断した各種異
常に対応づけて異常フラグを設け、各フラグに対応づけ
て軽故障と重故障の故障モード金ユーザプログラムによ
って設定するようにしたことを特徴とする計装制御用プ
ロゲラ々プル、コントローラ。5 In the programmable instrument control controller 5, which has arithmetic functions for sequence control and arithmetic functions for instrumentation control, abnormality flags are set up to correspond to various abnormalities that are self-diagnosed by hardware or software, and each flag is supported. A program controller for instrumentation control, characterized in that failure modes for minor and major failures can be set by a user program.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58088164A JPS59214916A (en) | 1983-05-19 | 1983-05-19 | Programmable controller for controlling instrumentation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58088164A JPS59214916A (en) | 1983-05-19 | 1983-05-19 | Programmable controller for controlling instrumentation |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59214916A true JPS59214916A (en) | 1984-12-04 |
JPH051481B2 JPH051481B2 (en) | 1993-01-08 |
Family
ID=13935283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58088164A Granted JPS59214916A (en) | 1983-05-19 | 1983-05-19 | Programmable controller for controlling instrumentation |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59214916A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6341828A (en) * | 1986-08-08 | 1988-02-23 | Semiconductor Energy Lab Co Ltd | Liquid crystal device and its production |
-
1983
- 1983-05-19 JP JP58088164A patent/JPS59214916A/en active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6341828A (en) * | 1986-08-08 | 1988-02-23 | Semiconductor Energy Lab Co Ltd | Liquid crystal device and its production |
Also Published As
Publication number | Publication date |
---|---|
JPH051481B2 (en) | 1993-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5038348A (en) | Apparatus for debugging a data flow program | |
JP3225757B2 (en) | Programmable controller | |
US5070476A (en) | Sequence controller | |
JPS59214916A (en) | Programmable controller for controlling instrumentation | |
JPS62236006A (en) | Processing method for numerical controller | |
US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
JPS59119413A (en) | Programmable controller | |
JPS58172703A (en) | Process controller | |
JPH0192803A (en) | Monitor display system for programmable controller | |
KR890001316B1 (en) | Artificial sight system | |
JPH04235604A (en) | Programmable controller | |
JPH04373036A (en) | Software testing device for computer system | |
JP2021149290A (en) | Electronic control unit, information processing method, and program | |
JPS63201736A (en) | Programming device for programmable controller | |
JPS5833758A (en) | Programmable controller | |
JPS61240341A (en) | Microprogram controller | |
JPS61187009A (en) | Controller of industrial robot | |
JPH02226307A (en) | Numerical controller | |
JPS58221405A (en) | Programmable controller | |
JPH0314041A (en) | Program execution time measuring method for programmable controller | |
JPS61240342A (en) | Microprogram controller | |
JPS6356742A (en) | Interruption request signal generating circuit | |
JPS62208135A (en) | Testing method for computer system | |
JPH0214333A (en) | Debug device for data flow program | |
JPS63257002A (en) | Control circuit device |