JPS5833758A - Programmable controller - Google Patents
Programmable controllerInfo
- Publication number
- JPS5833758A JPS5833758A JP56132495A JP13249581A JPS5833758A JP S5833758 A JPS5833758 A JP S5833758A JP 56132495 A JP56132495 A JP 56132495A JP 13249581 A JP13249581 A JP 13249581A JP S5833758 A JPS5833758 A JP S5833758A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- memory
- failure
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1159—Image table, memory
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1179—Safety, on error, fault, block, inhibit output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/12—Plc mp multi processor system
- G05B2219/1209—Exchange control, I-O data to other plc, individually, without host
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14043—Detection of abnormal temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14053—Power failure, loss, abnormal battery
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
Description
【発明の詳細な説明】
この発明はプログラマブル・コントローラに調し、特に
、装置内部の異常が検出された場合の制御方式に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a programmable controller, and particularly to a control method when an abnormality inside the device is detected.
従来のプログラマブル・コントローラにおいてはバッテ
リの電圧異常を検出する手段や、装置内のm膚が異常に
1碑することを検出する手段や、鴨電内のパスラインの
パリティ−チェックを行なって、データの異常を検出す
る手段等の異常診断手段が設けられており、この異常診
断手段にょうて装置の異常が検出されたとき、プログラ
マブル・コントローラの動作を停止する(出力信号を全
てオフにする)ように構成されていた。Conventional programmable controllers have a means for detecting battery voltage abnormalities, a means for detecting an abnormality in the voltage inside the device, and a parity check for the pass line inside the Kamoden. An abnormality diagnosing means such as a means for detecting an abnormality is provided, and when an abnormality in the device is detected by this abnormality diagnosing means, the operation of the programmable controller is stopped (all output signals are turned off). It was structured like this.
しかしプログラマブル・コントローラの使用者の立場で
は、装置内の伺等かの異常が生じたとき、その興常の種
類や異常が生じたときの制御対象の状況に一切鴨わりな
く装置の動作を全面的に停止してしまうのは、寅WA@
で必ずしも適切とはいえないことがしばしばあった。However, from the standpoint of the user of a programmable controller, when an abnormality occurs within the device, the operation of the device can be completely controlled, regardless of the type of abnormality or the situation of the object to be controlled when the abnormality occurs. The one that stops is Tora WA@
This was often not always appropriate.
この発明は上述した従来の同一点に鑑みなされたもので
あり、その目的は、験曹内部のどのような異常が検出さ
れ、また制御対象がどのような状況にあるときに制御出
力を禁止状態にするかを、使用者の立場で任意に設定し
て、それをユーザプログラムの一部として組めるように
したプログラマブル・コントローラを捷供することにあ
る。This invention was made in view of the same points as the conventional ones mentioned above, and its purpose is to determine what kind of abnormality is detected inside the sensor, and what kind of situation the controlled object is in, to prohibit the control output. To provide a programmable controller which allows a user to arbitrarily set what is to be done and to set it as part of a user program.
以下、この発明の実施例を図面に基づいて詳細に説明す
る。Hereinafter, embodiments of the present invention will be described in detail based on the drawings.
第1図はこの発明に係るプログラマブル・コントローラ
の概略構成を示すブロック図である。このプログラマブ
ル・コントローラは、ユーザプログラムが格納されるユ
ーザプログラムメモリ1と、外部入り信号が与えられる
入力alI2と、外部出力信号を送出する出力[113
と、上記入力11112および出力回路3に対応した入
出力データのバッファメモリ九となる入出カメモリ4と
、上記ユーザプログラムメモリ1の各命令を順次高速に
実行し、上記入出hメモリ4のデータに基づいて演算処
理をし、その処理結果で上記人出hメモリ4の出力デー
タを書換える命令寅行手−と、上記式1as2のλカデ
ータを上記入出カメモリ4の所定エリアに書込む入力更
新手段と、上記入出カメモリ4の所定エリアの出力デー
タを上記出力[11I3にセットする出力!新手讃とを
基本的に有して髪する。FIG. 1 is a block diagram showing a schematic configuration of a programmable controller according to the present invention. This programmable controller has a user program memory 1 in which a user program is stored, an input alI2 to which an external input signal is applied, and an output [113
Then, each instruction in the input/output memory 4, which is a buffer memory 9 for input/output data corresponding to the input 11112 and the output circuit 3, and the user program memory 1 are executed in sequence at high speed, and the data in the input/output h memory 4 is an instruction that performs arithmetic processing based on the data and rewrites the output data of the above-mentioned population h memory 4 with the processing result, and an input update that writes the λ data of the above formula 1as2 into a predetermined area of the above-mentioned input/output memory 4. and an output that sets the output data of the predetermined area of the input/output memory 4 to the output [11I3! Basically, she has a new hair style.
上記命令実行手段、入力更新手段、出力更新手段はいわ
ゆるマイクロプロセッサで構成されるCPLl(中央処
理ユニット)5によって実現される。The above-mentioned instruction execution means, input updating means, and output updating means are realized by a CPLl (central processing unit) 5 constituted by a so-called microprocessor.
CPU5は命令実行手段および入出力更新手段としての
制御動作の他、後述する各種のO8処理(オペレーティ
ング・システム)を実行するもので、その課にRAMで
あるメモリ6がワーキングメモリとして使われる。The CPU 5 executes various O8 processes (operating system), which will be described later, in addition to control operations as an instruction execution means and an input/output update means, and a memory 6, which is a RAM, is used as a working memory for this section.
また、この発明に係るプログラマブル・コントローラは
、装置内部の興常を検出する複数種類の異常診断手段と
、各異常診断手段に対応して設定され、その診lI紬栗
に応じてセットまた鴎リセットされるWtの異常フラグ
F1.F2と、上記命令実行手段の動作中においてユー
ザプログラムの一部として上記ユーザプログラムメモリ
1に任意に設定された命令を実行することにより、上記
異常フラグF1.F2および任意の入出力デニタ調の、
任意の論1lIllI算の結果でもりてセットまたはリ
セットされる出り禁止7ラグFOと、この出力禁止フラ
グFOの状態に応じて上記出力更新手段の動作を禁止し
て、所定の出力状態にする出力禁止手段とを備えている
。Further, the programmable controller according to the present invention has a plurality of types of abnormality diagnosis means for detecting abnormalities inside the device, and is set corresponding to each abnormality diagnosis means, and can be set or reset according to the diagnosis. The abnormality flag F1. F2, and an instruction arbitrarily set in the user program memory 1 as part of the user program during the operation of the instruction execution means, the abnormality flag F1. F2 and any input/output digital style,
The operation of the output updating means is prohibited in accordance with the state of the output prohibition 7-lag FO which is set or reset based on the result of an arbitrary logic calculation, and the output prohibition flag FO, and a predetermined output state is achieved. and output prohibition means.
上nil!興常診異常段とし工は、この実−例では7〜
ツテリ電圧の異常を検出するバッテリ異常検出目117
と、装置内の温直の異常上昇を検出する$l痕興異常出
81118とが置けられている。また、上記5−
異常フラグFl、F2および出力禁止フラグFOはワー
キングメモ・す6に設定されている。興声フラクflは
バッテリ異常検出11m!7にて異常力検出されたとき
セットされる。異常検出フラーグF2は濃度異常検出回
18にて異常が検出されたときセット2される。Upper nil! In this example, the abnormality of the ordinary examination is 7~
Battery abnormality detection eye 117 that detects abnormality in battery voltage
and a $l trace abnormality output 81118 that detects an abnormal increase in temperature within the device. Further, the above-mentioned 5- abnormality flags Fl, F2 and output prohibition flag FO are set in the working memo 6. Kousei Flak FL has battery abnormality detection 11m! It is set when abnormal force is detected at step 7. The abnormality detection flag F2 is set to 2 when an abnormality is detected in the concentration abnormality detection cycle 18.
出力禁止フラ?FOを異常フラグF1.F2および任意
の入出力データの状態を条件としτセットまたはリセッ
トするようにユーザプログラムに任意に設定するという
のは、例えばラダーダイヤグラム方式のプログラマブル
・コントローラの場合、第211に示すように、出力禁
止フラグFOを出力リレーとし、このリレーFOを軽動
する条件として、異常フラグi:1.F2を入ist点
として扱うとともに、これら入力後1mF1.F2と制
御対象機器に係わる任意の入出力接点を使って任意のラ
ダーダイヤグラムを構成し、これ!所定の命令形式に変
換してユーザプログラムメモリ4に予めatすることを
意味している。Output prohibition flag? FO is flagged as abnormality F1. For example, in the case of a ladder diagram type programmable controller, arbitrarily setting in the user program to set or reset τ based on the state of F2 and any input/output data means that output is prohibited, as shown in No. 211. The flag FO is used as an output relay, and the conditions for lightly operating this relay FO are as follows: abnormality flag i:1. F2 is treated as the input ist point, and after these inputs, 1mF1. Configure any ladder diagram using F2 and any input/output contacts related to the controlled device, and this! This means converting into a predetermined command format and storing it in the user program memory 4 in advance.
次に、CPU5による制御動作の概要を第3図6−
のフローチャートに従って順次説明する。イニシャル処
理100に続く最初のステップ101では、入力回路2
に与えられている外部入力信号を入出カメモリ4の所定
エリアに書込む(入力更新手段の動作)。次のステップ
102.103によってユーザプログラムメモリ1に格
納されているユーザプログラムを先頭アドレスからエン
ド命令までを高速で実行する(命令実行手段の動作)。Next, an outline of the control operation by the CPU 5 will be sequentially explained according to the flowchart shown in FIG. 3-6. In the first step 101 following the initial processing 100, the input circuit 2
The external input signal given to the input/output memory 4 is written into a predetermined area of the input/output memory 4 (operation of input updating means). In the next steps 102 and 103, the user program stored in the user program memory 1 is executed at high speed from the start address to the end instruction (operation of instruction execution means).
これにより、各命令の実行結果に従って入出カメモリ4
の出力データが書換えられるとともに、上述した出力禁
止フラグFOの状態も決定される。次のステップ104
で出力禁止フラグFOがセットされているかりセットさ
れているのかを判断する。As a result, the input/output memory 4 is
The output data of is rewritten, and the state of the above-mentioned output prohibition flag FO is also determined. Next step 104
It is determined whether the output prohibition flag FO is set or not.
出力禁止フラグFOがリセットされているのは、制御出
力を禁止しない正常な動作を行なうことを意味し、この
場合はステップ105に進み、入出カメモリ4の出力デ
ータを出力!i!1113に供給して外部出力信号とし
て出力する(出力更新手段の動作)1次のステップ10
7では、バッテリ異常検出alI7の出力をチェックし
、異常があるか否かを判断する。異常である場合、ステ
ップ108で異常フラグF1を、セットし、異常でない
場合はステップ109で異常フラグF1をリセットする
。The fact that the output prohibition flag FO is reset means that normal operation is performed without prohibiting the control output. In this case, the process advances to step 105, and the output data of the input/output memory 4 is output! i! 1113 and output as an external output signal (operation of output updating means) Primary step 10
In step 7, the output of battery abnormality detection alI7 is checked to determine whether there is an abnormality. If it is abnormal, the abnormality flag F1 is set in step 108, and if it is not abnormal, the abnormality flag F1 is reset in step 109.
続くステップ110ではm度異常検出l1llI8の出
力をチェックし、異常であるか否かを判断する。In the subsequent step 110, the output of the m-degree abnormality detection l1llI8 is checked to determine whether or not there is an abnormality.
異常である場合ステップ111で異常フラグF2をセッ
トし、異常でない場合はステップ112で異常フラグF
2をリセットする。続くステップ113ではモニタ表示
や図示していないプログラムコンソールからの入力受付
処理等の各種のO8処理を行ない、その慢ステップ10
1に戻る1以上のステップ101か5113までが高速
に繰り返し実行される訳である。その実行過程で、制御
対象−一の制御状態の通行に伴って入出力データが素化
していき、また異常検出!!!17.8にて異常が検出
されると異常フラグF1.F2がセットされる。そして
、例えば第2図のように出力禁止フラグFOの駆動条件
をユーザ側にて設定しであるとすると、温度異常フラグ
F2がセットされた場合に出力禁止フラグFOがセット
される他、バッテリ異常フラグF1がセットされ、かつ
外部入力信号■1がオンしたときの出力禁止フラグFO
がセットされる。出力禁止フラグFOがセットされると
、上記ステップ104にてYESと判定されて、ステッ
プ105の出力更新動作は行なわずに、ステップ106
に進み、このステップ106にて出力回路3から導出さ
れている全ての外部出力信号をオフにする。そしてステ
ップ107側へ進む。If it is abnormal, the abnormality flag F2 is set in step 111, and if it is not abnormal, the abnormality flag F2 is set in step 112.
Reset 2. In the following step 113, various O8 processes such as monitor display and input reception processing from a program console (not shown) are performed, and then step 10 is performed.
This means that one or more steps 101 or 5113, which return to step 1, are repeatedly executed at high speed. In the process of execution, the input and output data becomes elementary as the control state of the controlled object passes, and an abnormality is detected again! ! ! If an abnormality is detected in step 17.8, the abnormality flag F1. F2 is set. For example, if the driving conditions for the output prohibition flag FO are set by the user as shown in FIG. Output prohibition flag FO when flag F1 is set and external input signal ■1 is turned on
is set. When the output prohibition flag FO is set, YES is determined in step 104, and the output update operation in step 105 is not performed, and step 106 is performed.
In step 106, all external output signals derived from the output circuit 3 are turned off. Then, the process advances to step 107.
このように、異常検出11m17または8によって異常
が検出されたときに無条件に出力を禁止するのではなく
、異常検出11117.8’の出力信号とその倫の任意
の入出力データとの任意の組合せ論理状態が生じたとき
に、出力禁止をするように使用者側の立場で設定するこ
とができるのである。In this way, instead of unconditionally prohibiting the output when an abnormality is detected by the abnormality detection 11m17 or 8, it is possible to combine the output signal of the abnormality detection 11117.8' with any input/output data of that line. This allows the user to set the output to be prohibited when a combinational logic state occurs.
なお、上記の実施例における異常診断手段はバッテリ異
常検出!!117とm*異常検出回路8の2つであった
が、本発明はこれに限定されるものではなく、その他の
各種回路上の異常を検出する内部診断機能を例えばCP
U5に持たせ、それら各異常に対応して異常フラグを設
定し、これら全て一〇−
の異常フラグを出力禁止フラグFOの駆動条件として利
用できるよ・うにすることができる。In addition, the abnormality diagnosis means in the above embodiment is battery abnormality detection! ! 117 and m* abnormality detection circuit 8, the present invention is not limited thereto, and the internal diagnostic function for detecting abnormalities on various other circuits may be implemented, for example, in the CP.
It is possible to set abnormality flags corresponding to each of these abnormalities by using the abnormality flag U5 so that all of these abnormality flags can be used as driving conditions for the output prohibition flag FO.
また上記実施例では、出力禁止態様として全ての外部出
力信号をオフにするようにしていたが、本発明はこれに
限定すれるものではなく、出力禁止フラ、グがセットさ
れる直前の出力状態を帷持するようにしたり、あるいは
予め設定しである特定の出カバターンを出りするように
構成することもできる。Further, in the above embodiment, all external output signals are turned off as the output prohibition mode, but the present invention is not limited to this, and the output state immediately before the output prohibition flag is set. It can also be configured to carry a belt, or to exit in a predetermined specific exit pattern.
以上詳輻に説明したように、この発明に係るプログラマ
ブル・コントローラにあっては、どのような異常状態が
検出され、かつどのような−御状態であるときに、出力
禁止態様にするかを、使用者側の立場で使用態様に見合
った条件設定をすることができ、従来のものに比べて格
段に使い勝手が良く、使用者側の種々の要求に対応でき
るようになる。As explained in detail above, in the programmable controller according to the present invention, it is possible to determine what kind of abnormal state is detected and what kind of control state the output prohibition mode is set to. It is possible to set conditions suitable for the usage mode from the user's standpoint, and it is much easier to use than conventional systems, and can respond to various demands from the user.
第1図は本発明に係るプログラマブル・コントローラの
概略構成を示すブロック図、第2図は出10−
力禁止にするための条件設定プログラムの一例を示す図
、第3図は上記プログラマブル・コントローラのm−動
作を示すフローチャートである。
1−−−−−ユーザ10グラムメモリ
2−・−人力回路
3・・・・・・出1g1m
4−・−人出力メモリ
s −−−c p u
6・−一ワーキングメモリ
7・−一バッテリ異常検出l1lI
8−−−11直異常検出am
FO−一出力禁止フラグ
Fl、F2−・−異常フラグ
特許出願人
立石電−株式会祉
11−
第1図
第2図
第FIG. 1 is a block diagram showing a schematic configuration of a programmable controller according to the present invention, FIG. 2 is a diagram showing an example of a condition setting program for prohibiting output power, and FIG. 3 is a block diagram showing a schematic configuration of a programmable controller according to the present invention. FIG. 2 is a flowchart showing m-operation. FIG. 1-----User 10g memory 2--Human power circuit 3...Output 1g1m 4--Human output memory s ---c p u 6--One working memory 7--One battery Abnormality detection l1lI 8---11 Direct abnormality detection am FO-1 output prohibition flag Fl, F2-- Abnormal flag Patent applicant Tateishi Den-Co., Ltd. 11- Fig. 1 Fig. 2
Claims (1)
メモリと、外部入力信号が与えられる入力aimと、外
部出力信号を送出する出力回路と、上記入力目−および
出力回路に対応した入出力データのバッファメモリとな
る入出カメモリと、上記ユーザプログラムメモリの各命
令を順次高速に実行し、上記入出カメモリのデータに基
づいて演算処理をし、その処*mmで上記入出カメモリ
の出力データを書換える命令実行手段と、上記入力l譲
の入力データを上記入出カメモリの所定エリアに書込む
入力!新手段と、上記入出カメモリの所定エリアの出力
データを上記出力回路にセットする出力更新手段とを有
するプログラマブル・コントローラにおいて、装置内部
の異常を検出する複徽犠晴の異常診断手段と、各−當診
断手段に対応して設定され、その診断結果に応じてセッ
トまたはリセットされる複数の興當スラッと、上記命令
実行手段の動作中において、ユーザプログラムの一部と
して上記ユーザプログラムメモリに任意に設定された命
令を実行することにより、上記異常フラグおよび任意の
入出力データー〇任意の論理演算の、結果でもってセッ
トまたはリセットされる出力禁止フラグと、この出力制
止フラグの状態に応じて上記出力更新手段の一部を禁止
して所定の出力状態にする出力更新手段とを−えたこと
を特徴とするプログラマブル・コントローラ。(1) A user program memory in which a user program is stored, an input aim to which an external input signal is applied, an output circuit to send out an external output signal, and a buffer memory for input/output data corresponding to the above input items and output circuits. An instruction to execute each instruction in the input/output memory and the user program memory in sequence at high speed, perform arithmetic processing based on the data in the input/output memory, and then rewrite the output data in the input/output memory at *mm. Execution means and an input for writing the input data of the input/output into a predetermined area of the input/output memory. In a programmable controller having a new means and an output updating means for setting output data of a predetermined area of the input/output memory to the output circuit, a multi-purpose abnormality diagnosis means for detecting an abnormality inside the device; - a plurality of active slots that are set corresponding to the diagnostic means and set or reset according to the diagnostic results; By executing the instruction set in , the above error flag and any input/output data, the output prohibition flag that is set or reset according to the result of any logical operation, and the above according to the state of this output prohibition flag are set or reset. A programmable controller comprising: output updating means for inhibiting a part of the output updating means to achieve a predetermined output state.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56132495A JPS6034132B2 (en) | 1981-08-24 | 1981-08-24 | programmable controller |
GB08223840A GB2104685B (en) | 1981-08-24 | 1982-08-18 | Programmable controller |
DE19823231419 DE3231419A1 (en) | 1981-08-24 | 1982-08-24 | PROGRAMMABLE CONTROL DEVICE |
US06/898,898 US4725976A (en) | 1981-08-24 | 1986-08-21 | Programmable controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56132495A JPS6034132B2 (en) | 1981-08-24 | 1981-08-24 | programmable controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5833758A true JPS5833758A (en) | 1983-02-28 |
JPS6034132B2 JPS6034132B2 (en) | 1985-08-07 |
Family
ID=15082704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56132495A Expired JPS6034132B2 (en) | 1981-08-24 | 1981-08-24 | programmable controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6034132B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6345602A (en) * | 1986-08-12 | 1988-02-26 | Fujitsu Ten Ltd | Electronic engine controller |
JPH0280807U (en) * | 1989-10-16 | 1990-06-21 | ||
JPH075957A (en) * | 1993-12-27 | 1995-01-10 | Seiko Epson Corp | Information processor |
-
1981
- 1981-08-24 JP JP56132495A patent/JPS6034132B2/en not_active Expired
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6345602A (en) * | 1986-08-12 | 1988-02-26 | Fujitsu Ten Ltd | Electronic engine controller |
JPH0280807U (en) * | 1989-10-16 | 1990-06-21 | ||
JPH075957A (en) * | 1993-12-27 | 1995-01-10 | Seiko Epson Corp | Information processor |
Also Published As
Publication number | Publication date |
---|---|
JPS6034132B2 (en) | 1985-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2526688B2 (en) | Programmable controller and partial execution method of sequence program | |
US20090217090A1 (en) | Method, operating system and computing hardware for running a computer program | |
JPS5833758A (en) | Programmable controller | |
JP3141787B2 (en) | Microcomputer | |
JPH06160245A (en) | Abnormality diagnosis system for vehicle | |
JP2508305B2 (en) | Initial value determination device | |
JPS635781B2 (en) | ||
JPS61177551A (en) | Start-up control system of processor | |
KR200264006Y1 (en) | Microcomputer with test circuit | |
JPH0612292A (en) | Microcomputer | |
JPS635462A (en) | Microprogram loading system | |
JPH01154248A (en) | Logical integrated circuit | |
JPH04152435A (en) | Maintenance diagnostic system | |
JPS58158747A (en) | Programable controller | |
JPS5854402A (en) | Programmable controller | |
JPS63126007A (en) | Programmable controller | |
JPH01239605A (en) | Programmable controller | |
JPS61235955A (en) | Program debugging system | |
JPS59123054A (en) | Initial detecting system | |
JPH04291646A (en) | Write monitoring device | |
JPH0413728B2 (en) | ||
JPH01217646A (en) | Diagnostic process control system for data processor | |
JPS6340944A (en) | Information processor | |
JPH1165620A (en) | Programmable controller having pulse output instruction | |
JPH0445843B2 (en) |