JPS59214259A

JPS59214259A - 半導体装置

Info

Publication number: JPS59214259A
Application number: JP8843183A
Authority: JP
Inventors: Hideo Sakauchi; 坂内　英雄
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-05-20
Filing date: 1983-05-20
Publication date: 1984-12-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は半導体装直に関するものであシ、特に微細エミ
ッタパターンを有する半導体装直に関する。

従来、比較的低周波用途のバイポーラトランジスタのベ
ース市−極は、エミッタ・ベース接合をこえて形成され
ている。従って、樹脂封止後に樹脂に含壕れるＮａイオ
ン等は、このベースの金ｐＡ電極により阻止され、ベー
ス領域界面への悪影響は殆んど生じなかった。

しかしながらマルチエミッタ型オーバレイ型トランジス
タ、又は各マルチエミッタＶこバラスト抵抗が入ったト
ランジスタ、又はメツシュエミッタ又はそれにバラスト
抵抗が入ったトランジスタ、又は比較的微細なパターン
形状金有したトランジスタに於ては、ベース電極全エミ
ッタ領域上まで延在させることができず、そのためにプ
ラスチックハッケーシ、たとえばエポキシモールド樹脂
ノ様な外部からのイオン性不純物、例えばＮａ”。

Ｃａ＋１．ＣＮ−等の汚染に対するチップパッシベーシ
ョンを考慮しムければならなかった。従来、このパッシ
ベーションとしては、ＰＳＯ，Ａｄｚ（Ｊ３゜Ｓｉ３Ｎ
４及びそれらと５ｉ０２とのサンドインチ構造等が用い
られていた。これらの構造は比較−的低電圧、かつ低温
での使用なら電気的には中性で、外部からのイオン性物
質の侵入防止に対して効果的であった。しかしながら、
最近の傾向としては、筒出力、高性能が賛求され、ノ（
ター／の微細イｂ力よ要”望さ庇るに及び、高耐圧、高
温対策の必要性力；増大してきている。従って、　ｓｏ
、ｏ’ｖ以上の高耐圧で、１５０℃μ上の高温逆）くイ
アス試験に耐えるものが要求される。しかし、従来のも
のはこの要求に対処できず、電流増幅率の低下、１ノー
ク電流の増大、耐圧劣化等の不具合金主じていた。

不発明の目的は尚性能化の要求にもとすき、マルチニッ
ク型の高耐圧トランジスタのイ言頼度の向上にある。

第１図（ａ）は従来のマルチェミ、ツタ型ノくラスト抵
抗付キトランジスタの平面図、第１図（ｂ）は第１図（
ａＪの八−リ断ｔＲ＋図、第１図（Ｃ１は第１図（ａ）
のＢ−Ｂ′断１ｍ図である。これらの図に於て、１はコ
レクタ、２はベース、３及び３′はエミッタ、４は基板
表面に形成した第１のシリコンｉＨヒ膜、５゜５′はポ
リシリコンによって形成されているエミッタバラスト抵
抗、６．６’はボ１ノシ１ノコ／抵抗ｋｈ＆っているポ
リシリコン酸化膜、７Ｌ　７’　、７“はベース電極％
８，８′はエミッタ電極、９．９’は直接ポリシリコ／
と接触するエミッタコンタク）、１０．１０’　はエミ
ッタ電極とポリシリコン抵抗が接触するポリシリコンコ
ンタクト％　１１゜１１’、１１“はベースコンタクト
、１２．１２’はＥ−Ｂ接合である。これらの図から明
らかな様に、その構造ならびに微細パターンのため、そ
れぞれの電極はその領域内に限足され、くシ形電極の様
にベース電極をＥ−Ｂ接合を越えて形成することは出来
ない。

かかる状況下では、Ｅ−Ｂ接合の上面付近は第１シリコ
ン酸化膜を介して、樹脂モールド材料と接することとな
る。このとき酸化膜の上面には樹脂との関係からＮａ　
等の不純物がちつまることとなる。このあつ゛まっだプ
ラスイオンの影響を第３図（ａｌにもとすき考察する。

第３図（ａｌは従来のＮＰＮ半導体装置のベース電極近
傍の不純物の影響の原理説明図である。図において、ｌ
は第１導電型の半導体基板で、ここではｎｐｎ　　）ラ
ンリスタのコレクタとして使用される。２は第２辱′屯
型の半導体層で、ベース、３゜３′は第１４電型の領域
でエミッタｓ　５はベース電極であり、ベース電極５に
はマイナス、半導体基板１にはプラスの電位が与えられ
るとする。

然るとき表面が樹脂封止されると、樹脂力＼らのイオン
性の汚れのプラスイオン、例えばＮａ　　力Ｘシリコン
酸化膜の表面に図示の通）集まる。し力≧るときはシリ
コンｆ液化膜とベースの半導体の境界部には表面と反対
のマイナスの電子が発生されるすなわち、と（Ｄ部分に
チャンネルが発生し、ｈ。

■劣化、エミッタ３．３′間のリーク電流の増大ひいて
はＢＶ劣化を来すことになる。この、原因となるシリコ
ン醒１に膜上へのプラスイオンの集シは高電圧、高温根
太となる。

本発明は４帽］買封止半導体装置において、封止樹脂の
影響によりシリコン憫化膜の表面に発生したプラスイオ
ンの影響ケ除きｓ　　ｈＦＢ　の劣１ヒ、リーク電流の
増大、ＢＶ劣化等を防止した半導体装置の構造を提供す
るにある。

不発明の要旨は第１４電型のコレクタ層と、該コレクタ
層に形成された第２導電型のベース層と、該ベース層に
設けられた第１導電型エミッタ層と。

該エミツタ層及びベース層領域上に設けられた絶縁膜と
を含み、該絶縁膜上にはエミッタ配線電極とは絶縁Ｊｆ
Ｉを介し、かつベース電極とは専通全とったポリシリコ
ン層を備えたことを％徴とする半導体装置にある。

以下図面を参照して本発明の詳細な説明る。第２図ｆａ
）は本発明の一実施例によるｎｐｎ　マルチェミッタ型
バラスト抵抗付きトランジスタの平面図，第２図（ｂ）
は第２図（ａ）のＡ’−Ａ’面概略断面図、第２図［Ｃ
）は第２図（ａＪのＢ−Ｂ’面概略断面図である。これ
らの図に於で、１１はＮ型半導体基板で，ここではこれ
をコレクタとして用いる。

１２はＰ型領域でベース，１３．１３’はＮ型領域でエ
ミッタである。又％　１４はベース１２およびエミッタ
１３．１３’領域上に形成した第１のＳＩＯ２膜、２０
．　２０’　、　２０“はポリシリコン電極層、２１、
２１’はポリシリコン抵抗層，２２，２２’。

２２“　２　２／／／　、　　２　２　／／／／はポリ
シリコン層上に形成された第２の５ｉＯｚ膜、　２３．
２３’　、　２３“。

２３／／／、　２３／／／ｌは第２の５ｉｎ２膜上に形
成された５ｉａＮ４膜、１５．１５’　、　１５“はべ
−づ電極、１６．１６’はエミッタ電極、１７，１．７
’はポリシリコン抵抗とエミッタとが接触するエミッタ
コンタクト、２４゜２４′は、ポリシリコン抵抗とエミ
ッタ電極が接触するポリシリコンコンタクト、１８．１
８’、１８“はベースコンタクト、１９．１９’はＥ−
Ｂ接合である。これはエミッタ１３．１３’等に分離さ
れて多数形成されている。従って、金属電極は従来のく
し形電極の様にＥ−Ｂ接合を覆う形になっていない。し
かしエミッタ領域１３．１３’およびベース領域１２の
表面を覆う第１のシリコン酸化膜１４の上には、エミッ
タのポリシリコンバラスト抵抗２１．２１’　と同時に
ポリシリコン電極層、２０．２０’　、２０“が形成さ
れ、エミ、り電極とはその表面に形成された第２の８ｉ
０ｚ膜２２゜２２“　２３　／ＩＩ／　　及び更にその
上に形成された８ｉａＮ４膜２３．２３“　２３　／／
／／を介し、又ベース電極１５゜１５’、１５“とけポ
リシリコン電極層の露出された側面及び上面の一部と接
続されている。その他のポリシリコン電極層は第２のＳ
ｉＯ２膜及び５ｉ３Ｎａで覆われている。エミッタバラ
スト抵抗２１．２１’はエミッタコンタクト１７．１７
’　と接触し、エミッタ電極１６．１６’　　とはポリ
シリコンタクト２４．２４’　と接触し、それ以外は第
２の５ｉ（Ｊｚ膜２２’、２２”’及びＳＩ３Ｎ４膜に
榎われている。

この様な構成のマルチエミッタ型バラスト抵抗入勺トラ
ンジスタに於ては、第３図（ａ）の様にベース領域にチ
ャンネルの発生はなく、従来構造で発生した問題を解決
することが出来る。すなわち第３図（ｂｌにより説明す
ると、第３図（ｂｌは不発明の一実施例であるｎｐｎ半
導体装置のベース電極近傍の不純物の影響の原理説明図
であるが、図に於て１１はＮ型のコレクタ領域、１２は
Ｐ型のベース領域、１３．１３’はＮ型のエミッタ領域
、１４は第１の５ｉＯｚ膜、２０はポリシリコン電極層
、２１は第２のＳｉＯ２膜、２２はＳｉ　３Ｎ４膜であ
る。又、Ｊ５はベース電極である。トランジスタの動作
時はベース電極１５にはマイナス、コレクタ領域１１に
はプラスの電位が与えられる。この時Ｓｉ３Ｎ４膜上に
は図示の様にＮａ　　などが集まる。然るとき従来の酸
化膜のみの保護膜のときは、第３図（ａ）の様にＰ型ベ
ース層２の表面がｎ−に反転してチャンネルが形成され
Ｔｈ　　ｈＦＢの劣化、リーク増大。

ＢＶ劣化等を来たしたが、不発明の構造においては、ベ
ース電極とポリシリコンとが導通しているので、電極じ
ゃへいの作用をするためマイナス電位となり、ベース表
囲部分はむしろＰ＋となって反転層の発生を防止するこ
とが出来る。従って。

従来のマルチエミッタ型バラスト抵抗人、リトランジス
タで発生したｈＦＥ劣化、リーク増大、ＢＶ劣化等の現
尿ヲ防止出来る・尚不実施例に於ては電極との接触をとるコンタクト以外
のポリシリコン上の第２の５ｉ（ｌ膜上及び第１の８ｉ
ｂので、外部からイオン性汚れが完全に侵入防止が出来る
。従って更に効果を発揮することが出来る。

一方マルチェミｑＪ夕の構造上、ポリシリコン電極層と
エミッタ電極とは互に交差するため多層電極構造となり
、特にポリシリ電極層上の絶縁体のピンホールが歩留及
び信頼度に重要な働きをする。

不実施例のごとく、第２の５ｉ（Ｊｚ模膜上更に５ｉ３
Ｎ４１１１１バツシペー７ヨンすることにより、第２の
５ｉ０２膜に形成され易いピンホールを完全にカバース
ルことが出来、高歩留で且つ、高１ｇ順度のトランジス
タが得られる。

以上説明した通シ％不発明によれば半導体装置、特に樹
脂封止１７た半導体装置において、その接合表面上にあ
つまり半導体装置の特性劣化を来す不純物イオンの影響
を最小限にし％　ｈＦＢ劣化、リーク増大、ＢＹ劣化及
び高歩留で信頼性の尚い。

半導体装置金得ることが出来る。

【図面の簡単な説明】

第１図（ａ）は従来の半導体装置の概略平面図、第１図
（ｂ）及びｆｃｌは第１図（ａ）のそれぞれ人−へ′面
及びＢ−Ｂ′面の概略断面図、第３図（ａ）は従来の半
導体装置、第３図（ｂ）は本発明の一実施例の半導体装
置のベース電極近傍のイオン性不純物の影響の原理説明
図、第２図（ａ）は不発明による半導体装置の一笑施例
の概略平面図、第２図（ｂ）、　（Ｃ）はそれぞれ第２
図（ａ）のＡ−Ａ’而およびＢ−ＩＪ’面の概略１０１
而図である。１．１１　・・・半々チ体基板（コレクタ領域）、２゜
１２・・・・・・ベース領域、３．３’　、１３．１３
’・・・・・・エミッタ領域、４．１４・・・・・・第
１の５ｉＯｚ膜。５．５’　、２１．２１’・・・・・・ポリシリコンの
エミッタバラスト抵抗、２０．２０’　、２０“・・・
・・・ポリシリコン霜：極層、６．６’　、２２．２２
“　２２　／／ｚ２２／／／ｌ・・・・・・第２の５ｉ
０２風　２３．２３’　、２３“。２３／′／、　２３　／／／／・・・・・・Ｓｉ３Ｎ４
膜、９．９’　、　１７゜１７′　・・・・ポリシリコ
ン抵抗層のエミッタコンタクト部、１１．１１’　、１
１“、１８．１８’　。１８″　・・・・ベースコンタクト部、７．７’　、７
“。１．５．］　５’　、１５“・・・・・・ベース電極％
　Ｌ　８’　＃１６．１６’・・・・エミッタ電極、１
０．１０’。２４．２４’　　・　エミッタポリシリ抵抗のコンタク
ト部、１２．１２’　、１９．１９’・・・・・・エミ
ッタ接合部。＄１凹寮２　圀寮３　図

Claims

【特許請求の範囲】

第１導電型のコレクタ層と、該コレクタ層上に形成され
た第２尋電型のベース層と、該ベース層に設けられた第
１導電型のエミツタ層と、該エミツタ層およびベース層
上に設けられた絶縁膜とを含み、該絶縁膜上には、エミ
ッタ配線電極とは絶縁され、かつベース電極とは電気的
に接続された褥電体ｊ曽を餉えたこと全特徴とする半導
体装置。