JPS59208871A - 固体撮像素子の製造方法 - Google Patents

固体撮像素子の製造方法

Info

Publication number
JPS59208871A
JPS59208871A JP58083549A JP8354983A JPS59208871A JP S59208871 A JPS59208871 A JP S59208871A JP 58083549 A JP58083549 A JP 58083549A JP 8354983 A JP8354983 A JP 8354983A JP S59208871 A JPS59208871 A JP S59208871A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
transfer gate
mask
region
gate region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58083549A
Other languages
English (en)
Inventor
Ikuo Akiyama
秋山 郁男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58083549A priority Critical patent/JPS59208871A/ja
Publication of JPS59208871A publication Critical patent/JPS59208871A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14831Area CCD imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は固体撮像素子の製造方法に関すイ)。
近年、半導体・集積回路技術の急速な兄達を背景に、固
体撮像素子の開発が強力に推進されている。この固体撮
像素子には画像歪、残像、焼き付きがなく、かつ小型軽
量、低消費電力であることから、家庭用テレビカメラを
中心に、撮像管の代替として実用化されつつある。しか
しながら、近い将来実用化されるであろう高品位テレビ
ジョン・システムに対応するためには、現行の400 
X 500程度の画素数ではまた不足であり、またテレ
ビカメラ光学系の小型化や固体撮像素子の歩留り向上の
ためには、チップサイズを現行の%インチ系よりも更に
縮小化する必要がある。この大画素数化およびチップサ
イズの縮小化を実現するためには、フォトリングラフイ
一工程に縮小投影型露光装置を用いることのほかに、製
造プロセス自身を微細化に適した形に改める必要がある
第1図は固体撮像素子の一例を説明するための平面配置
図である。この固体撮像素子はインターライン転送方式
電荷転送撮像素子と呼ばれるもので入射光量に応じた4
5号電荷を蓄積するための光電変換部11と、この光電
変換部11に蓄積された信号電荷を一水平走査周期(フ
ィールドまたはフレーム)ごとに読み出すための転送ケ
ート領域12と、読み出した信号電荷を一水平走査周期
(IH)ごとに垂直方向に転送するための垂直レジスタ
13と、各垂直レジスフの一端に電気的に結合して、信
号電荷を水平方向に転送するための水平レジスタ14と
、この水平レジスタ14からの信号電荷を順次電圧信号
に変換するための出力回路15とから′41へ成されて
いる。
第2図は第1図に示した撮像素子のA−A’断面図であ
る。ここで説明を簡準にするために本撮像素子はN−チ
ャネルデバイスきする。P型基板半導体16の主面に絶
縁層17を介して垂直レジスタの電荷転送電極18が設
けられている。垂直レジスフ19は基板半導体の導電型
と逆の導電型であるN型層から成る埋込みチャネルで構
成されている。また転送ケート領域20の表面には基板
半導体と同−導電型をもつP型層21が設けられている
。また電荷転送電極18は、垂直レジスタ19および転
送ゲート領域20を被うように配置されている。22は
基板半導体とP−N接合を形成してなる光電変侠部で、
光電変換部22以外は金属層nで光遮蔽されている。
才た24は基板不純物濃度が高いチャネルストップ領域
で、各光電変換部22および垂直レジスタ19を分離し
ている。
次に第3図〜第6図は第1図および第2図に示した固体
撮像素子を製造するのCご用いられていた従来の工程を
説明するための図で、第1図におけるA−A’断面図を
主要工程ごとに示した。
まず、第3図に示すように13Ω・儂のP型シリコン基
板16の主表面に酸化性雰囲気中で高温酸化処理するこ
とにより約1600^の二酸化シリコン膜を形成し、既
知の写真蝕刻技術を用いて垂直レジスタ19を形成する
部分の二酸化シリコン膜を除去し、マスク25を形成す
る。次にこのマスク25を用いてリンをイオン注入法に
より選択的に注入した後、再び酸化性雰囲気中で高温酸
化処理することにより該部分に約1600^の二酸化シ
リコン膜を形成する。その後高温処理することにより、
リンを2μm程度の深さにまで拡散させて、垂直レジス
タ19の埋込みチャネルとなるN型層を形成する。
次にリン注入のマスクとした二酸化シリコン膜25を弗
酸系のエツチング液で除去した後再び全面を熱酸化し、
主表面の全面に約500にの二酸化シリコン膜を形成す
る。次いでシランおよびアンモニアを用いる既知の方法
により約1100^の窒化シリコン膜26を沈積し、チ
ャネルストップ領域24を形成する表面上の窒化シリコ
ン膜だけを既知のプラズマエツチング法により除去した
後、この窒化シリコン膜26をマスクとしてボロンをイ
オン注入シチャネルストップ領域24を形成する。その
後熱酸化を行なうことにより、窒化シリコン膜26で被
覆されていないチャネルストップ領域24の表面上に約
8000^の二酸化シリコン膜27を形成する(第4図
)。
次に窒化シリコン膜26を燐酸等のエツチング液で除去
した後、チャネルストップ領域24の表面上の二酸化シ
リコン膜のみを残して、他を弗酸系のエツチング液で除
去し、その後、熱酸化により約100OAの二酸化シリ
コン膜28を形成する。そして既知の写真蝕刻技術を用
いて転送ゲート領域2゜を形成する部分以外をフォトレ
ジスト29で被覆し、このフメ日/シスト29をマスク
としてボロンを二酸化シリコン膜28を介してイオン注
入し、転送ゲート領域20の閾値電圧を制御するP型層
2】を形成する(第5図)。
次にP型層21を形成するのに用いたフォトレジスト2
9を除去し、全面に多結晶シリコン膜を既知のシランの
熱分解法によって約6000^沈積し、その後、この多
結晶シリコン膜に導電性を持たせるためにリンを拡散す
る。そして既知の写真蝕刻技術とプラズマエ、チンク法
を用いて電荷転送電極18以外の部分の多結晶シリコン
膜を除去する。
次いで、この′電荷転送電極18を形成する多結晶シリ
コン膜をマスクとして、この多結晶シリコン膜で被覆さ
れていない部分の二酸化シリコン膜28を弗酸系のエノ
ナング液で除去し、その後、再びこの多結晶シリコン膜
をマスクとしてリンを選択的に注入し、光電変換部22
のN型層を形成する(第6図)。
次に電荷転送電極18および光電変換部22の表面上に
熱酸化により約750穴の二酸化シリコン膜を形成した
後、気相生長で約11μ7nのリンカラス膜を生長させ
、絶縁層17を形成する。次いて既知の写真蝕刻技術を
用いて光電変換部22以外を光遮蔽のための金属層23
で被覆する(第2図)。
このような従来の固体撮像素子の製造方法に従えば、ま
ず最初に垂直レジスタ】9の埋込みチャネルとなるN型
層を形成し、次ζここのN型層に目合わせをして転送ケ
ート領域20のP型層2Iを形成し、次いで再び前記N
型層に目合わせをして光電変換部22(7)N型層を形
成している。このため垂直レジスタ19と光電変換部2
2との形成精度、言い換えれば転送ゲート領域20のチ
ャネル長の形成精度はマスク目金わせ精度によって決定
されることになる。
例えば転送ゲート領域20のマスク上のチャネル長を1
5μm1マスク目合わせ精度を±0.5μmとすると、
出来上がりのチャネル長はlO〜2.0μ7nの間でば
らつくことになる。これは転送ケート領域20の閾値電
圧がウェハごとに約3V〜6vの間でばらつくことにな
り、固体撮像素子の動作に大きな支障をきたす。さらに
、転送ケート領域20のP型層21と光電変換部22と
は2回のマスク目金わせ工程を経て形成されるため、マ
スク目金わせ精度を±0.5μm とした場合、最小1
.0μmの重ね合わせの余裕が必吸となる。これに伴い
一画素当りのサイズも必然的に大きくなり、大画素数化
およびチンブザイスのね小化をはかる上で大きな障害と
なる。
本発明の目的は上記の欠点を除去し、大画素数化および
チップ→ノイズの縮小化が可能な固体撮像素子の製造方
法を提供することにある。
本発明にすれば、第1の導電型からなる半導体基板上に
マトリックス状に配置され、前記基板と反対の第2の導
電型からなる複数個の光電変換部と、前記第2の導電型
の埋込みチャネルで構成された複数列の電りj転送装置
からなるシフトレジスタ部と、列方向に沿う前記光電変
換部と対応する前記シフトレジスタの間に設けられ、前
記第1の導電型で不純物d度の低い第1の半導体領域か
らなる転送ゲート領域と、前記第1の導電型で不純物濃
度の高い第2の半導体領域からなり、前記光電変換部と
前記シフトレジスタ部を互いに電気的に分離するチャネ
ルストップ領域とて構成される固体撮像素子の製造にお
いて、前記yC市変換部と前記シフトし・シスタ部を窒
化シリコン1漠で被覆した後に該窒化シリコン膜をマス
クとして前記転送ケート領域および前記チャネルストッ
プ領域に前記第1の半導体領域を形成し、前記転送′r
−1−領域をフォトレジストで被覆した後に前記窒化シ
リコン膜および前記フォトレジストをマスクとして前記
チャネルストップ領域に前記第2の半導体領域を形成し
、前記フォトレジストを除去した後に前記窒化シリコン
膜をマスクとして二酸化シリコン膜を形成し、前記窒化
シリコン膜を除去した後に前記二酸化シリコン膜をマス
クとして前記光電変換部および前記シフトレジスタ部に
前記第2の導電型を形成し、次に前記転送ケート領域上
の前記二酸化シリコン膜を除去する工程を具備したこと
を特徴とする固体撮像素子のN漬方法が得られる。
次に、本発明の実施例について図面を用いて説明する。
説明を簡単にするために本発明の実施例はN−チャネル
デバイスとする。
第7図〜第12図は前記本発明の詳細な説明するための
図で、本発明によって製造される固体撮像素子の平面配
置■図は第1図と同一なため、第1図におけるA−A’
断面図を主要工程ごとに示した。
また第2図〜第6図と同一のものには同一番号を付しで
ある。
まず、第7図に示すように13Ω・儂のP型シリコン基
板16の主表面に酸化性雰囲気中で高温酸化処理するこ
とにより約1600^の二酸化シリコン膜30を形成し
た後、シランおよびアンモニアを用いる既知の方法によ
り窒化シリコン膜31を沈積する。次に、この窒化シリ
コン膜31上にフォトレジスト32を塗布し、既知の写
真蝕刻技術とプラズマエツチング法を用いてチャネルス
トップ領域24および転送ゲート領域20を形成する部
分の窒化シIJコン膜31を除去する。次いでボロンを
フォトレジスト32をマスクとして加速エネルギー約5
0 KeV、イオン注入ドーズ量的2.0 XIO”〆
12でイオン注入し、転送ゲート領域20の閾値電圧を
制御するP型層21を形成する。このときチャネルスト
7ブ領域24を形成する部分にもP型層21と同じ?A
 IfのP型層33が形成される。
次に再び写真蝕刻技術を用いて転送ゲート領域20を形
成する部分のみをフォトレジスト34で覆った後、フォ
トレジスト32と34をマスクとして、ホロンを加速エ
ネルギー約100 KeV 、イオン注入ドーズ量的2
.OxlO”/cIrL”でイオン注入し、基板不純物
濃度が高いチャネルストップ領域24を形成する。
なお、このチャネルストップ領域24fこは前工程でP
型層33が形成されていたが、イオン注入ドース゛値が
本工程に比べて一桁小さいため、チャネルストッパーと
しての機能は本工程によって決定される(第8図)。
次にチャネルストップ領域24を形成するマスクとして
用いたフォトレジスト32と34を除去した後に、窒化
シリコン膜31をマスクとして熱酸化を有ない、チャネ
ルストップ領域24上および転送ゲート領域20上に約
800OAの二酸化シリコン膜35を形成する(第9図
)。
次に窒化シリコン膜31を燐酸等のエツチング液で除去
した後、チャネルストップ領域24および転送ケート領
域20上の二酸化シリコン膜35のみを残して、他の二
酸化シリコン膜30を弗酸系のエツチング液で除去する
。次いで二酸化シリコン膜35をマスクとしてリンをイ
オン注入した後、酸化性雰囲気中で高温酸化処理するこ
とにより約160OAの二酸化シリコン膜36を形成す
る。その後高温処理することにより、前工程でイオン注
入されたリンを約2μmの深さにまで拡散させて、垂直
レジスタ19の埋込みチャネルとなるN型層と光電変換
部22のN型層を同時に形成する。この工程により垂直
レジスタ19と光電変換部22とは所謂セルファライン
で形成されたことになり、従来の製造方法で問題となっ
ていたマスク目金わせ精度不足による転送ゲート領域2
0のチャネル長のばらつきは皆無となる(第10図)。
次に写真蝕刻技術を用いて転送ゲート領域20以外をフ
ォトレジスト37で被覆し、このフォトレジスト37を
マスクとして転送ゲート領域20上の二酸化シリコン膜
35を除去する(第11図)。
次に前記フォトレジスト37を除去した後、二酸化シリ
コン膜36を弗葭系のエツチング液で除去し、その後、
熱酸化ζこより約100OAの二酸化シリコン膜38を
形成する。次いで既知のシランの熱分解法によって約6
00OAの多結晶シリコン膜をウェハ全面に沈積し、そ
の後、この多結晶シリコン膜に導電性を持たせるために
リンを拡散する。そして既知の写真蝕刻技術とプラズマ
エツチング法を用いて電荷転送電極■8以外の部分の多
結晶シリコン膜を除去する。次に熱酸化により約75O
Aの二酸化シリコン膜を形成した後、気相生長で約1.
1μ771のリンガラス腺を生長させ、前記二酸化シリ
コン膜35 、38と合わせて絶縁膜17を形成する。
次いで既知の写真蝕刻技術を用いて光電に撲部22以外
を光遮蔽のための金属層23で被怪する(第12図)。
以上、実施例の説明から明らかなように、本発明によれ
ば固体撮像素子の垂直レジスタと光電変換部および転送
ゲート領域の閾値電圧を制御する不純物層とが7″5T
謂セルフアラインで形成できるため、従来の製造ノj法
で問題上なっていたマスク1」合わぜ梢度不足ζこよる
転送ゲート領域のチャネル長のほらつきは皆無となる。
さらにマスクの重ね合わせの余裕を必要さしないので、
−画素当りのサイズが縮小化でき、その結果、大画素数
化およびチノゾザイスの縮小化がaT*Qとなり、その
効果は大きい。
図面0叩1】単な;脱明 第1図はインターライン転送力式固体撮像素子の一例の
平iii Qc: 160図、第2図は第1図ζこ示す
固体撮像素子のA−へ′線における断面図、第3図〜第
6図は従来の製造方法の一例を眺”J4するために、工
程順に示した断面図、第7図〜第12図は本発明の製造
方法を説ψJするために、工程114に示した断面図で
ある。
11 、22・・光ia忽換部、12 、20・・・転
送ケ゛−ト領域、13 、19・・−垂直レジスタ、1
4・・・水平レジスタ、15・・・出力回路、16・・
・基板半導体、17・・・絶縁層、18・・・電荷転送
電極、23・・金属層、2・1・・チー、ネルス1−7
ブ領域、25 、27 、28 、3(+ 、 35 
、 :((i 、 3F、・二fQ化ンリコン膜、26
 、31・・屋化ソリコン欣、129 、32 、 ’
、i4 。
37・・フォトレジスタ。
代理人j丙L 内 原   晋1・′    ・1、、
′、、、、= 第1 覆 /イ イ2イ=3 夕j号りビE≧9 千3図 2タ ノ ン ノ−

Claims (1)

    【特許請求の範囲】
  1. 第1の導電型からなる半導体基板上にマトリックス状に
    配置され、前記基板さ反対の第2の導電型からなる複数
    個の光電変換部と、前記第2の導電型の叩込みチャネル
    で構成さイ9た複数列の電荷転送装置からなるシフトレ
    ジスタ部と、列方向に沿う前記光1((、dl換部と対
    応する前記シフトレジスタの間に設けられ、前記第1の
    導電型で不純物濃度の低い第1の半導体領域からなる転
    送ゲート領域と、前記第1の導電型で不純物濃度の高い
    第2の半導体領域からなり、前記光電変換部と前記シフ
    トレジスタ部を互いに′電気的に分離するチャネルスト
    ップ鎖酸とで構成される固体撮像素子の製造において、
    前記光電変換部と前記シフトレジスタ部を窒化シリコン
    膜で被覆した後に該窒化シリコン膜をマスクさして前記
    転送ゲート領域および前記チャネルストップ領域に前記
    第1の半導体領域を形成し、前記転送ゲート(ijJ域
    をフォトレジストで被覆した後に前記窒化シリコン膜お
    よび前記フォトレジストをマスクとして前記チャネルス
    ]・ツブ領域に前記第2の半導体領域を形成し、前記フ
    ォトレジストを除去した後に前記窒化シリコン膜をマス
    クとして二酸化シリコン膜を形成し、前記窒化シリコン
    膜を除去した後に前記二酸化シリコン膜をマスクとして
    前記光電変換部および前記シフトレジスタ部に前記第2
    の導電型を形成し、次に前記転送ゲート領域上の前記二
    酸化シリコン膜を除去する工程を具備したことを特徴と
    する固体撮1駅素子の製造方法。
JP58083549A 1983-05-13 1983-05-13 固体撮像素子の製造方法 Pending JPS59208871A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58083549A JPS59208871A (ja) 1983-05-13 1983-05-13 固体撮像素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58083549A JPS59208871A (ja) 1983-05-13 1983-05-13 固体撮像素子の製造方法

Publications (1)

Publication Number Publication Date
JPS59208871A true JPS59208871A (ja) 1984-11-27

Family

ID=13805585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58083549A Pending JPS59208871A (ja) 1983-05-13 1983-05-13 固体撮像素子の製造方法

Country Status (1)

Country Link
JP (1) JPS59208871A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01292857A (ja) * 1988-05-20 1989-11-27 Fujitsu Ltd インターライン型固体撮像素子の製造方法
JPH0277158A (ja) * 1988-09-13 1990-03-16 Toshiba Corp 固体撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01292857A (ja) * 1988-05-20 1989-11-27 Fujitsu Ltd インターライン型固体撮像素子の製造方法
JPH0277158A (ja) * 1988-09-13 1990-03-16 Toshiba Corp 固体撮像装置

Similar Documents

Publication Publication Date Title
US8063959B2 (en) Backside illumination image pickup device, method of producing backside illumination image pickup device, and semiconductor substrate for backside illumination image pickup device
JP3530159B2 (ja) 固体撮像装置およびその製造方法
US8399914B2 (en) Method for making solid-state imaging device
KR100832721B1 (ko) 씨모스 이미지 센서의 제조방법
JP2007110133A (ja) Cmosイメージセンサ及びその製造方法
JPH05267695A (ja) 赤外線撮像装置
US20070069259A1 (en) CMOS image sensor and method of manufacturing the same
JP3008163B2 (ja) 固体撮像素子及びその製造方法
JP2000164849A (ja) 光電変換素子、それを用いた固体撮像素子およびその製造方法
JPS59208871A (ja) 固体撮像素子の製造方法
JPS6057780A (ja) 固体撮像装置およびその製造方法
US20080160731A1 (en) Method for fabricating cmos image sensor
EP0075924A2 (en) Solid state image pick-up device having a high resolution and a high sensitivity
KR100640977B1 (ko) 씨모스 이미지 센서의 제조방법
JP2000022119A (ja) 固体撮像デバイス及びその製造方法
JPS59208870A (ja) 固体撮像素子の製造方法
JP5832414B2 (ja) 電荷結合素子、その製造方法、その駆動方法、及び電荷結合素子を備えた固体撮像装置
JPH02304974A (ja) 固体撮像素子の製造方法
KR970006269B1 (ko) 전하결합 소자 제조방법
KR100311490B1 (ko) 고체촬상소자의제조방법
JPH06326183A (ja) 半導体装置の製造方法
JPS59130466A (ja) 固体撮像素子
JPH04218966A (ja) 固体撮像装置
JPH01211966A (ja) 固体撮像素子およびその製造方法
JP2697554B2 (ja) 固体撮像素子の製造方法