JPH01211966A - 固体撮像素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 固体撮像素子のうち、受光部におけるウェル領域の構成
に関し、 光電変換効率が大きく、且つ、プルーミングやスミアを
低減させることを目的とし、 受光部の一導電型半導体層を包囲する反対導電型ウェル
領域が、表面から底部に向かって不純物濃度が低下する
不純物濃度勾配を有することを特徴とし、且つ、その製
造方法は、一導電型半導体基板に対して、高エネルギー
、低ドーズ量で反対導電型不純物イオンを注入し、次い
で、低エネルギー、高ドーズ量で反対導電型不純物イオ
ンを注入して、一導電型受光層を包囲する反対導電型ウ
ェル領域を形成する工程が含まれることを特徴とする。

〔産業上の利用分野〕

本発明は、固体撮像素子とその製造方法に係り、特に、
受光部におけるウェル領域の構成に関する。

最近、カメラ分野等に広い用途をもつ光センサとし°て
ＣＣＤ　撮像素子（固体撮像素子）が開発されており、
その撮像素子の一層の性能向上が要望されている。

〔従来の技術と発明が解決しようとする問題点〕エリヤ
センサとして、例えば、インクライン型のＣＣＤ　（Ｃ
ｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅｓ）撮像素
子は通常、光電変換部と電荷転送部との２つの機能をも
っており、光電変換部は入射光をキャリア（電荷）に変
換する受光部と一定量のキャリアが溜まる蓄積部（フォ
トダイオード）からなり、また、電荷転送部は配列され
た電極の電位を順次に変えて転送するポテンシャル井戸
のシフトレジスタ部分である。第３図はインターライン
型ＣＣＤ撮像素子からなるエリヤセンサの構成図を示し
ており、１は光電変換部＋　２ａは垂直シフトレジスタ
、　２ｂは水平シフトレジスタで、このシフトレジスタ
が電荷転送部で、３は出力部である。

第４図はこのＣＣＤ撮像素子の断面図を示し、第４図は
光電変換部を主体に図示した断面で、１０はｎ型シリコ
ン基板、１１はｐ型ウェル領域、１２は受光部、２０は
電荷転送部で、電荷転送部２０は紙面に垂直に配置され
ているために一部のみ示している。

第５図はそのうちの従来の受光部（フォトダイオード）
の断面を示しており、第４図と同一部位に同一記号を付
けているが、その他の１４はｎ＋型シリコン層、１５は
透光絶縁膜で、このｎ＋型シリコン層１４とｐ型ウェル
領域１１からなるフォトダイオード部分が１画素に相当
する受光部である。

ところで、この受光部（フォトダイオード）に光が入射
されると、ｐｎ接合部分でキャリアが生成され、そのキ
ャリアは三値信号によって電荷転送部（シフトレジスタ
）に送られが、その際、強い入射光が入るとキャリアが
過度に生成されて、隣りの画素に漏れたり、レジスタ（
電荷転送部）に漏れたりして、ＣＣＤＩＩＩＣＣＤ撮像
素子化させる　（感度を低下させる）問題が起こる。こ
の光の隣りの画素に漏れ込むことをブルーミングと云い
、レジスタに漏れ込むことをスミアと呼んでいるが、こ
れらの問題点をできるだけ減少させる必要がある。

そのため、例えば、動作中は基板にバイアスを印加して
、余分のキャリアが発生した場合、その余分のキャリア
を基板側より逸散させる方式（縦型オーバーフロードレ
イン方式）が採られている。

しかし、余分のキャリアが多すぎる場合には、完全に基
板側より逸散させることが難しい。第６図はそれを説明
するための図で、受光部における基板の深さとキャリア
のポテンシャルとの関係を示している。同図において、
ｐｎ接合部分の凹部（斜線で示す）が深いほどキャリア
の溜りが多くなり、従って、ブルーミングやスミアを起
こし易くなる。そのため、ｐ型ウェル領域に生じるポテ
ンシャルの山を小さくすると余分のキャリアを基板側よ
り逃がし易くなることが、この図から判る。

しかし、このポテンシャルの山を小さくすることはｐ型
ウェル領域の不純物濃度を低下させることで、そうする
とｐｎ接合部分の空乏層が拡がって、キャリアが基板側
より逸散し易くなるが、一方で、ｐ型ウェル領域の不純
物濃度を低下させると、フォトダイオードの光電変換効
率が下って出力が低くなり、ＳＮ比が落ちる欠点を生じ
る。

本発明はこの矛盾した問題を解消させて、光電変換効率
が大きく、且つ、ブルーミングやスミアを低減させるこ
とを目的とした固体撮像素子とその製造方法を提案する
ものである。

〔問題点を解決するための手段〕

その目的は、一導電型半導体層を包囲する反対導電型ウ
ェル領域が、表面から底部に向かって不純物濃度が低下
する不純物濃度勾配を有する固体撮像素子によって達成
される。

且つ、その製造方法として、一導電型半導体基板に対し
て、高エネルギー、低ドーズ量で反対導電型不純物イオ
ンを注入し、次いで、低エネルギー、高ドーズ量で反対
導電型不純物イオンを注入して、一導電型受光層を包囲
する反対導電型ウェル領域を形成する方法を用いる。

〔作　用〕 即ち、本発明はウェル領域に不純物濃度勾配をもたせて
、表面から内部に向かって濃度が低下する不純物濃度勾
配にする。そのような勾配をイオン注入条件を換えるこ
とによって与える。

そうすると、基板表面近傍を十分な出力特性が得られる
高不純物濃度にし、基板深部をキャリアが漏れ出る低不
純物濃度にして、光電変換効率を大きく、且つ、ブルー
ミングやスミアを減少させるものである。

〔実施例〕

以下、図面を参照して実施結果によって詳細に説明する
。

第１図は本発明にかかる受光部の断面図を示しており、
１０はｎ型シリコン基板、３０はｐ型ウェル領域（膜厚
３〜５μｍ程度）、１４はｎ“型シリコン層（膜厚１０
００〜２０００人）、１５は透光絶縁膜で、ｐ型ウェル
領域の不純物濃度は表面が１０′ゝ〜１０′７／　ｃａ
ｌ　、底部が１０　”　〜１０　”／　ｃ％程変型なる
ような勾配を有している。

そうすると、高不純物濃度をもつ表面に設けられたフォ
トダイオード部分での光電変換効率は大きく、低不純物
濃度をもつ深部におけるｐ型ウェル領域のポテンシャル
の山が小さく　（第６図に破線で示す）なって余分のキ
ャリアを基板側より逃がし易（なる。

第２図（ａ）〜（ｂ）は本発明にががる製造方法の工程
順断面図を示しており、同図（ａ）に示すように、ｎ型
シリコン基板１０表面に絶縁膜３１を形成し、受光部以
外をレジスト膜マスク３２で被覆した後、硼素（Ｂ）イ
オンをドーズ’Ｍ　１０　　／　ｃａｌ　、エネルギー
出力１８０ＫｅＶ程度で注入する。そうすると、深部に
硼素イオンが注入される。

次いで、同図（ａ）に示すように、硼素イオンのドーズ
量、エネルギーを変えて、ドーズ量１０’″″２ｃｔＡ
。

エネルギー出力１００ＫｅＶ程度で表面近傍に硼素イオ
ンを注入する。

しかる後、１０００℃前後の高温度でアニールすると、
不純物が拡散して表面が濃くて底部が薄い濃度勾配をも
ったｐ型ウェル領域３ｏが形成される。

その上にｎ“型シリコン層１４を同様のイオン注入法で
形成して、第１図のように仕上げる。

なお、この濃度勾配を与えるｐ型ウェル領域３０は受光
部のみとして、他の部分（電荷蓄積部や電荷転送部）の
ウェル領域には適用しないことが望ましい。それは、他
の部分ではキャリアを逃がさない方が重要だからである
。

〔発明の効果〕

以上の説明から明らかなように、本発明にかかる固体撮
像素子によれば光電変換効率が大きくなって、且つ、ブ
ルーミングやスミアが減少し、その性能向上に大きく役
立つものである。

なお、本発明は全画素のキャリアを一度に抜き易くなる
ため、高速の電子シャッターを付加価値として搭載でき
る利点も得られる。

【図面の簡単な説明】

第１図は本発明にかかる受光部の断面図、第２図は本発
明にかかる製造方法の工程順断面図、第３図はエリヤセ
ンサの構成図、 第４図はＣＣＤ撮像素子の断面図、 第５図は従来の受光部の断面図、 第６図は基板の深さとキャリアのポテンシャルとの関係
図である。 図において、 １０はｎ型シリコン基板、 １１、３０はｐ型ウェル領域、 １２は受光部、 １４はｎ＋型シリコン層（半導体層）、１５は透光絶縁
膜、 ２０は電荷転送部、 ３１は絶縁膜、 ３２はレジスト膜マスク 不発１２カ、Ｄ、ｔχ軒６所面ｍ 第１図 Ｑ＋　　　　　　　− ＄　？；）！（ｒ３ｇ　、＋＝　ｖ・ｔｙ　・Ｊ　％　
！７５”４　ｑ　Ｌ　Ｐｘ　’）ｅ、ｌｒｉ。 第　２ＵＸＪ エソτｔＸ−＋ｊ／ｌ精へ゛蘭 第３図 ＣＣＤ　＄ｆ象ｔｒ　ｊａｒ　＊　ＩＩ　ｒ’；！Ｊ第
４図

Claims (2)

【特許請求の範囲】
1. （１）受光部の一導電型半導体層を包囲する反対導電型
   ウェル領域が、表面から底部に向かって不純物濃度が低
   下する不純物濃度勾配を有することを特徴とする固体撮
   像素子。
2. （２）一導電型半導体基板に対して、高エネルギー、低
   ドーズ量で反対導電型不純物イオンを注入し、次いで、
   低エネルギー、高ドーズ量で反対導電型不純物イオンを
   注入して、一導電型受光層を包囲する反対導電型ウェル
   領域を形成する工程が含まれてなることを特徴とする固
   体撮像素子の製造方法。