JPS59204311A - 予測符号化回路 - Google Patents

予測符号化回路

Info

Publication number
JPS59204311A
JPS59204311A JP58078973A JP7897383A JPS59204311A JP S59204311 A JPS59204311 A JP S59204311A JP 58078973 A JP58078973 A JP 58078973A JP 7897383 A JP7897383 A JP 7897383A JP S59204311 A JPS59204311 A JP S59204311A
Authority
JP
Japan
Prior art keywords
register
circuit
critical path
adder
predictive encoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58078973A
Other languages
English (en)
Other versions
JPH0117611B2 (ja
Inventor
Fujio Cho
長　冨士夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58078973A priority Critical patent/JPS59204311A/ja
Publication of JPS59204311A publication Critical patent/JPS59204311A/ja
Publication of JPH0117611B2 publication Critical patent/JPH0117611B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3044—Conversion to or from differential modulation with several bits only, i.e. the difference between successive samples being coded by more than one bit, e.g. differential pulse code modulation [DPCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Color Television Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の属する技術分野 本発明はカラーテレビ信号のディジタル信号処理に関し
、特に予測符号化回路に関する。
（２）従来技術の説明 従来、この種の予測符号化回路は第１図に示すように１
クロツクの間に２回の減算、量子化、２回の加算、リミ
ットの演算を行なう必要があった。したがって従来の回
路構成ではクリティカルパスが長くなシ、スピードの点
から１り四ツクの間にこれらの処理を行なうことは困難
であった。
（３）発明の目的 本発明はレジスタの位置を移動させることによシ、クリ
ティカルパスを短くした回路構成を提供するものである
。
（４）発明の特徴 本発明の特徴は、レジスタ５段とリミッタと加算器およ
び減算器からなる差分回路ｌと、レジスタ１段と加算器
および減算器からなる差分回路２と、量子化器で構成さ
れる予測符号化回路において、差分回路１の差分出力と
差分回路２の差分入力の間と、差分回路２と量子化器の
間にそれぞれレジスタ１段をもつ予測符号化回路にある
。
（５）実施例 次に本発明の実施例について図面を参照して説明する。
第１図は従来の予測符号化回路の一例であル、内側にレ
ジスタ５と減算器２と加算器４を含む差分回路１と外側
にレジスタ８．９．１０．１１．１２とリミッタ７と減
算器１と加算器６を含む差分回路２と量子化器３とから
構成され、２重の差分回路構成となっている。ここでこ
の予測符号化回路のクリティカルパスはレジスタ１２か
ら始まシ、減算器１．２、量子化器３、加算器４．６、
リミッタ７を経てレジスタ８に至るパスである。このよ
うな構成によれば、１クロツクの間にクリティカルパル
スの演算処理を行なうことは困難であった。
そこで本発明では演算パスの短縮を図った。
従来の予測符号化回路を示す第１図においてレジスタ５
を第２図のレジスタ２３．２４（７）位置に移動させ、
また第１図のレジスタ１１．１２を第２図のレジスタ２
１．２２と２５，２６の位置に移動させる。さらに第２
図においてレジスタ２４．２６を第３図のレジスタ３２
の位置に移動させ、また第２図のレジスタ２５を第３図
のレジスタ３１の位置に移動させ、リミッタ７とレジス
タ８の位置を交換する。
第３図を参照すると、内側にレジスタ２３．３２と減算
器２と加算器４を含む差分回路１と外側にレジスタ８，
９．１０．２１．２２．３１と減算器１と加算器６とリ
ミッタ７を含む差分回路２と量子化器３とから構成され
、第１図と同様、２重の差分回路構成となっている。
ここでこの予測符号化回路のクリティカルパスはレジス
タ３２から始まシ、量子化器３、加算器４．６を経てレ
ジスタ８に至るパスである。
第１図と第３図を比較すると機能は全く同じであるがク
リティカルパスの長さが異なる。第３図の＃１うが減算
器２段とリミッタ分だけ短い。
第１図の構成ではスピードの点で１クロツクの間にクリ
ティカルパスの演算処理を行なうことは困難である。
しかし、第３図の構成では１クロツクの間でクリティカ
ルパスの演算処理を行なう仁とが可能になる。
（６）発明の詳細な説明 本発明は以上説明したようにレジスタの位置を移動させ
ることによシクリティカルパスが短くなシ、１クロツク
の間で処理が実現できるという効果がある。
【図面の簡単な説明】
第１図は従来の予測符号化回路を示したブロック図、第
２図は第１図においてレジスタ５．１１．１２を移動さ
せたブロック図、第３図は第２図においてレジスタ２４
．２５．２６を移動させ、リミッタ７とレジスタ８の位
置を交換したブロック図である。 なお、図面において、１．２・・・・・・減算器、３・
・・・・・量子化器、４、伊・・・・・・加算器、７・
・・・・・リミッタ、５．８，９．１０．１１．１２，
２１．２２．２３．２４．２５．２６．３１．３２・・
曲レジスタ、である。

Claims (1)

    【特許請求の範囲】
  1. ５段のレジスタとリミッタと加算器および減算器からな
    る第１の差分回路と、１段のレジスタと加算器および減
    算器からなる第２の差分回路と、量子化器とを含んで構
    成される予測符号化回路において、前記第１の差分回路
    の差分出力と前記第２の差分回路の差分入力との間と、
    前記第２の差分回路と前記量子化器との間にそれぞれレ
    ジスタが設けられたことを特徴とする予測符号化回路。
JP58078973A 1983-05-06 1983-05-06 予測符号化回路 Granted JPS59204311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58078973A JPS59204311A (ja) 1983-05-06 1983-05-06 予測符号化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58078973A JPS59204311A (ja) 1983-05-06 1983-05-06 予測符号化回路

Publications (2)

Publication Number Publication Date
JPS59204311A true JPS59204311A (ja) 1984-11-19
JPH0117611B2 JPH0117611B2 (ja) 1989-03-31

Family

ID=13676841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58078973A Granted JPS59204311A (ja) 1983-05-06 1983-05-06 予測符号化回路

Country Status (1)

Country Link
JP (1) JPS59204311A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53119656A (en) * 1977-03-29 1978-10-19 Nippon Telegr & Teleph Corp <Ntt> Forecast coding equipment

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53119656A (en) * 1977-03-29 1978-10-19 Nippon Telegr & Teleph Corp <Ntt> Forecast coding equipment

Also Published As

Publication number Publication date
JPH0117611B2 (ja) 1989-03-31

Similar Documents

Publication Publication Date Title
GB1522045A (en) Digital arithmetic units
EP0531604B1 (en) Digital sigma-delta modulator
JPS59204311A (ja) 予測符号化回路
JPS6041892A (ja) 予測符号化回路
US4254471A (en) Binary adder circuit
JPH09171462A (ja) 演算装置
JPH05334048A (ja) 加減算器
JPS56140461A (en) Picture processing method
JPS6399623A (ja) 有限体の演算回路
JPH0243375B2 (ja)
JPS6037657B2 (ja) Ｄｐｃｍ装置
JPH0383420A (ja) 音声信号処理回路
JPH03113632A (ja) ディジタル信号処理装置
JPH0227810A (ja) ディジタル・フィルタ演算回路
JPS5932951B2 (ja) Ｄｐｃｍ符号化回路
JPH10163869A (ja) アナログ・デジタル混載演算ｉｃ
JPS60123931A (ja) 演算回路
JPS6095631A (ja) 演算方式
JPH0362738A (ja) 演算装置
JPS63206867A (ja) デジタル信号処理装置
JPH0156578B2 (ja)
JPS63244374A (ja) デイジタル信号処理回路
JPH0160974B2 (ja)
JPH06139051A (ja) ディジタル加算器
JPS6038981A (ja) 映像信号処理回路