JPH0117611B2 - - Google Patents
Info
- Publication number
- JPH0117611B2 JPH0117611B2 JP58078973A JP7897383A JPH0117611B2 JP H0117611 B2 JPH0117611 B2 JP H0117611B2 JP 58078973 A JP58078973 A JP 58078973A JP 7897383 A JP7897383 A JP 7897383A JP H0117611 B2 JPH0117611 B2 JP H0117611B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- adder
- supplied
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3044—Conversion to or from differential modulation with several bits only, i.e. the difference between successive samples being coded by more than one bit, e.g. differential pulse code modulation [DPCM]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Color Television Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
(1) 発明の属する技術分野
本発明はカラーテレビ信号のデイジタル信号処
理に関し、特に予測符号化回路に関する。
理に関し、特に予測符号化回路に関する。
(2) 従来技術の説明
従来、この種の予測符号化回路は第1図に示す
ように1クロツクの間に2回の減算、量子化、2
回の加算、リミツトの演算を行なう必要があつ
た。したがつて従来の回路構成ではクリテイカル
パスが長くなり、スピードの点から1クロツクの
間にこれらの処理を行なうことは困難であつた。
ように1クロツクの間に2回の減算、量子化、2
回の加算、リミツトの演算を行なう必要があつ
た。したがつて従来の回路構成ではクリテイカル
パスが長くなり、スピードの点から1クロツクの
間にこれらの処理を行なうことは困難であつた。
(3) 発明の目的
本発明はレジスタの位置を移動させることによ
り、クリテイカルパスを短くした回路構成を提供
するものである。
り、クリテイカルパスを短くした回路構成を提供
するものである。
(4) 発明の特徴
本発明の特徴は、レジスタ5段とリミツタと加
算器および減算器からなる差分回路1と、レジス
タ1段と加算器および減算器からなる差分回路2
と、量子化器で構成される予測符号化回路におい
て、差分回路1の差分出力と差分回路2の差分入
力の間と、差分回路2と量子化器の間にそれぞれ
レジスタ1段をもつ予測符号化回路にある。
算器および減算器からなる差分回路1と、レジス
タ1段と加算器および減算器からなる差分回路2
と、量子化器で構成される予測符号化回路におい
て、差分回路1の差分出力と差分回路2の差分入
力の間と、差分回路2と量子化器の間にそれぞれ
レジスタ1段をもつ予測符号化回路にある。
(5) 実施例
次に本発明の実施例について図面を参照して説
明する。
明する。
第1図は従来の予測符号化回路の一例であり、
内側にレジスタ5と減算器2と加算器4を含む差
分回路1と外側にレジスタ8,9,10,11,
12とリミツタ7と減算器1と加算器6を含む差
分回路2と量子化器3とから構成され、2重の差
分回路構成となつている。ここでこの予測符号化
回路のクリテイカルパスはレジスタ12から始ま
り、減算器1,2、量子化器3、加算器4,6、
リミツタ7を経てレジスタ8に至るパスである。
このような構成によれば、1クロツクの間にクリ
テイカルパルスの演算処理を行なうことは困難で
あつた。
内側にレジスタ5と減算器2と加算器4を含む差
分回路1と外側にレジスタ8,9,10,11,
12とリミツタ7と減算器1と加算器6を含む差
分回路2と量子化器3とから構成され、2重の差
分回路構成となつている。ここでこの予測符号化
回路のクリテイカルパスはレジスタ12から始ま
り、減算器1,2、量子化器3、加算器4,6、
リミツタ7を経てレジスタ8に至るパスである。
このような構成によれば、1クロツクの間にクリ
テイカルパルスの演算処理を行なうことは困難で
あつた。
そこで本発明では演算パスの短縮を図つた。
従来の予測符号化回路を示す第1図においてレ
ジスタ5を第2図のレジスタ23,24の位置に
移動させ、また第1図のレジスタ11,12を第
2図のレジスタ21,22と25,26の位置に
移動させる。さらに第2図においてレジスタ2
4,26を第3図のレジスタ32の位置に移動さ
せ、また第2図のレジスタ25を第3図のレジス
タ31の位置に移動させ、リミツタ7とレジスタ
8の位置を交換する。
ジスタ5を第2図のレジスタ23,24の位置に
移動させ、また第1図のレジスタ11,12を第
2図のレジスタ21,22と25,26の位置に
移動させる。さらに第2図においてレジスタ2
4,26を第3図のレジスタ32の位置に移動さ
せ、また第2図のレジスタ25を第3図のレジス
タ31の位置に移動させ、リミツタ7とレジスタ
8の位置を交換する。
第3図を参照すると、内側にレジスタ23,3
2と減算器2と加算器4を含む差分回路1と外側
にレジスタ8,9,10,21,22,31と減
算器1と加算器6とリミツタ7を含む差分回路2
と量子化器3とから構成され、第1図と同様、2
重の差分回路構成となつている。ここでこの予測
符号化回路のクリテイカルパスはレジスタ32か
ら始まり、量子化器3、加算器4,6を経てレジ
スタ8に至るパスである。
2と減算器2と加算器4を含む差分回路1と外側
にレジスタ8,9,10,21,22,31と減
算器1と加算器6とリミツタ7を含む差分回路2
と量子化器3とから構成され、第1図と同様、2
重の差分回路構成となつている。ここでこの予測
符号化回路のクリテイカルパスはレジスタ32か
ら始まり、量子化器3、加算器4,6を経てレジ
スタ8に至るパスである。
第1図と第3図を比較すると機能は全く同じで
あるがクリテイカルパスの長さが異なる。第3図
のほうが減算器2段とリミツタ分だけ短い。
あるがクリテイカルパスの長さが異なる。第3図
のほうが減算器2段とリミツタ分だけ短い。
第1図の構成ではスピードの点で1クロツクの
間にクリテイカルパスの演算処理を行なうことは
困難である。
間にクリテイカルパスの演算処理を行なうことは
困難である。
しかし、第3図の構成では1クロツクの間でク
リテイカルパスの演算処理を行なうことが可能に
なる。
リテイカルパスの演算処理を行なうことが可能に
なる。
(6) 発明の効果の説明
本発明は以上説明したようにレジスタの位置を
移動させることによりクリテイカルパスが短くな
り、1クロツクの間で処理が実現できるという効
果がある。
移動させることによりクリテイカルパスが短くな
り、1クロツクの間で処理が実現できるという効
果がある。
第1図は従来の予測符号化回路を示したブロツ
ク図、第2図は第1図においてレジスタ5,1
1,12を移動させたブロツク図、第3図は第2
図においてレジスタ24,25,26を移動さ
せ、リミツタ7とレジスタ8の位置を交換したブ
ロツク図である。 なお、図面において、1,2……減算器、3…
…量子化器、4,6……加算器、7……リミツ
タ、5,8,9,10,11,12,21,2
2,23,24,25,26,31,32……レ
ジスタ、である。
ク図、第2図は第1図においてレジスタ5,1
1,12を移動させたブロツク図、第3図は第2
図においてレジスタ24,25,26を移動さ
せ、リミツタ7とレジスタ8の位置を交換したブ
ロツク図である。 なお、図面において、1,2……減算器、3…
…量子化器、4,6……加算器、7……リミツ
タ、5,8,9,10,11,12,21,2
2,23,24,25,26,31,32……レ
ジスタ、である。
Claims (1)
- 1 入力データが第1減算器の一方の入力端に供
給され、前記第1減算器の出力が第1レジスタを
介して第2減算器の一方の入力端に供給され、前
記第2減算器の出力が第2レジスタを介して量子
化器に供給され、前記量子化器の出力が第1加算
器の一方の入力端に供給され、前記第1加算器の
出力が第2加算器の一方の入力端および前記第2
減算器の他方の入力端に供給されるとともに第3
レジスタを介して前記第1加算器の他方の入力端
に供給され、前記第2加算器の出力が第4レジス
タ、リミツタおよび複数段の第5レジスタの直列
回路を介して前記第1減算器の他方の入力端に供
給されるとともに前記直列回路と複数段の第6レ
ジスタとを介して前記第2加算器の他方の入力端
に供給されていることを特徴とする予測符号化回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58078973A JPS59204311A (ja) | 1983-05-06 | 1983-05-06 | 予測符号化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58078973A JPS59204311A (ja) | 1983-05-06 | 1983-05-06 | 予測符号化回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59204311A JPS59204311A (ja) | 1984-11-19 |
JPH0117611B2 true JPH0117611B2 (ja) | 1989-03-31 |
Family
ID=13676841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58078973A Granted JPS59204311A (ja) | 1983-05-06 | 1983-05-06 | 予測符号化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59204311A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53119656A (en) * | 1977-03-29 | 1978-10-19 | Nippon Telegr & Teleph Corp <Ntt> | Forecast coding equipment |
-
1983
- 1983-05-06 JP JP58078973A patent/JPS59204311A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53119656A (en) * | 1977-03-29 | 1978-10-19 | Nippon Telegr & Teleph Corp <Ntt> | Forecast coding equipment |
Also Published As
Publication number | Publication date |
---|---|
JPS59204311A (ja) | 1984-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4611305A (en) | Digital signal processing circuit | |
US4771439A (en) | Differential coding circuit with reduced critical path applicable to DPCM | |
EP0531604B1 (en) | Digital sigma-delta modulator | |
JPH0117611B2 (ja) | ||
US4924421A (en) | Priority encoding system | |
JPH04419B2 (ja) | ||
CA1314995C (en) | Method and apparatus for decoding reed-solomon code | |
JPS5814691B2 (ja) | 2進加算回路 | |
JPS6041892A (ja) | 予測符号化回路 | |
JPS6272230A (ja) | 高速多元dpcm変調用符号器 | |
US7849118B2 (en) | Data transformation method and data transformation circuit capable of saving numeral operations | |
JPS6037657B2 (ja) | Dpcm装置 | |
JPH09238077A (ja) | カスケードa/d変換器 | |
JPS5927500B2 (ja) | 書画通信装置 | |
US3548182A (en) | Full adder utilizing nor gates | |
SU734709A1 (ru) | Устройство дл интерпол ции и кусочно- линейной аппроксимации | |
JPS6399623A (ja) | 有限体の演算回路 | |
JPS60123931A (ja) | 演算回路 | |
JP2566208B2 (ja) | テレビジョン信号のdpcmコ−ド化装置 | |
JPH11195991A (ja) | アナログ信号のデータ圧縮・復元方法及びその装置 | |
JPH0918875A (ja) | データ処理装置 | |
Francesconi et al. | A novel interpolator architecture for/spl Sigma//spl Delta/DACs | |
JPS6125371A (ja) | デ−タ変換装置 | |
JPS60173915A (ja) | デイジタルフイルタ | |
JPS5927144B2 (ja) | カラ−テレビ信号用差分符号化装置 |