JPS59180776A - スタンバイ系制御装置強制ipl方式 - Google Patents

スタンバイ系制御装置強制ipl方式

Info

Publication number
JPS59180776A
JPS59180776A JP58056619A JP5661983A JPS59180776A JP S59180776 A JPS59180776 A JP S59180776A JP 58056619 A JP58056619 A JP 58056619A JP 5661983 A JP5661983 A JP 5661983A JP S59180776 A JPS59180776 A JP S59180776A
Authority
JP
Japan
Prior art keywords
control device
ipl
control unit
standby
central control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58056619A
Other languages
English (en)
Other versions
JPS6346468B2 (ja
Inventor
Fumiaki Tahira
田平 文明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58056619A priority Critical patent/JPS59180776A/ja
Publication of JPS59180776A publication Critical patent/JPS59180776A/ja
Publication of JPS6346468B2 publication Critical patent/JPS6346468B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は1例えば電子交換システムにおけるように、中
央制御装置がアクト側(動作側)とスタンバイ側(待機
側)との二重化構成を持つ制御システムに係り、 %に
オンライン動作中に動作復帰したスタンバイ側の中央制
御装置に対して、動作中の中央制御装置に対する悪影響
を与えることなく初期設定プログラム起動を行う方式に
関する。
〔従来技術と問題点〕
例えば第1図に示す如く、電子交換システムの1つのネ
ットワークに対する制御を行うコールプロセッサ2・・
・・ 3と、各コールプロセッサを総合制御するマネー
ジメントプロセッサ1等からなシ。
各プロセッサはそれぞれCCO,CCI  という2つ
の中央制御装置により構成される二重化構成のシステム
においては、一方の中央制御装置がアクト側として動作
し、他方の中央制御装置がスタン・くイ側として待機し
ている。
このような従来の二重化制御システムでは、アクト側の
中央制御装置からスタンバイ側の中央制御装置に対する
初期設定プログラム・ローデング(以下IPLという)
起動を行う機能はなかった。
そのため1例えば中央制御装置CC1に障害が発生した
とき、直ちに系切換が行われ、正常な中央制御装置CC
Oがアクティブ、障害発生した中央制御装置CCIがス
タンバイとなシ、その障害の修復が行われる。そして障
害修復後に正常に動作することを確認するための障害修
復確認プログラムによシ動作確認を行う必要がある。こ
のとき。
テレタイプ又は保守コンソールのような入出力装置4か
らオペレータがマニアルでコマンドを入力してこのプロ
グラムを障害修復した中央制御装置CC1にローデング
するようにIPL起動を行う必要があった。このためこ
の入出力装置4を経由して上記ローデングするための命
令をオペレータが入力するとき、操作ミスがあれば、切
シ離しているにもかかわらず誤操作によるプログラム暴
走等によシアクチイブ側の中央制御装置CCOに悪影響
を与えることがある。なお、第1図において入出力装置
5は中央制御装置CCOに対して命令等を入力するとき
に使用されるものである。
〔発明の目的〕
本発明の目的は、このような問題を改善するために、二
重化制御装置においてスタンバイ側の中央制御装置に対
してオンライン動作中の修復確認を行う場合、アクト側
の中央制御装置に命令を入力し、オンラインソフトによ
シ障害の修復した中央制御装置に対して自動的にIPL
起動を行うようにして、操作上の信頼性を向上したスタ
ンバイ系制御装置強制御PL方式を提供することである
〔発明の構成〕
この目的を達成するために本発明のスタンバイ系制御装
置強制御PL方式では、アクト系の制御装置とスタンバ
イ系の制御装置を有するデータ処理システムにおいて、
命令保持手段と命令解読手段と制御装置の動作状態を表
示する表示手段を有する制御部を設け、スタンバイ系の
制御装置の修復確認を行うときにアクト系の制御装置を
経由して修復確認プログラムローデング命令を入力して
これを上記命令解読手段で解読して修復確認プログラム
をスタンバイ系制御装置にローデング後その確認動作を
行いその動作結果が正常であるときこれを上記表示手段
に表示し、これにょシアクト系制御装置がスタンバイ系
制御装置に対し初期プログラム・ローデングを行うよう
にしたことを特徴とする。
〔発明の実施例〕
本発明の一実施例を第2図にもとづき説明する。
第2図において10はマネージメントプロセッサ(MP
R)でシステム全体の制御を行い、第1図のマネージメ
ントプロセッサ1に対応するもので。
中央制御装置CCO,CCI及びMPRシステム・コン
トローラMSCを有する。このMSCは命令解読や処理
制御を行う制御回路11.命令がセットされるレジスタ
12.オフラインコンブリージョン信号が記入されるE
SRレジスタ13を有する。また各制御装置に対する障
害修復確認プログラムが格納されるフロッピィ・ディス
ク15゜16が設けられている。
17は入出力装置であって、マネージメントプロセッサ
の各中央制御装置CCO,CCIのいずれに対してもデ
ータを伝達することのできるものであシ9例えば保守コ
ンソールのようなキーボード・ディスプレイである。
20はコール・プロセッサ(CPR)であって。
ネットワークごとの呼処理の制御を行い、第1図のコー
ル・プロセッサ2に対応するものであり。
中央制御装置CCO,CCI及び、CPRシステム・コ
ントローラ21.22を有する。
30もコール・プロセッサでアシ、コール・プロセッサ
20と同様に、中央制御装置CCO,CCI及びCPR
システム・コントローラ31.32i有する。そして全
てのコール・プロセッサ20・・・・・・30はマネー
ジメントプロセッサ10の管理下にある。
次に本発明の動作を電子交換機の制御を行う二重化シス
テムを構成する。第2図について説明する。なお、第2
図は電子交換機に使用されるものであるが、ここで説明
する動作は交換動作と関係がないので、それを省いて説
明する。
(1)  マネージメントプロセッサ10の中央制御装
置が障害修復したとき。
いまマネージメントプロセッサ10の中央制御装置CC
Iに障害が発生したものの、これが修復されたとき、オ
ペレータは入出力装置17からIPL起動コマンドを入
力する。このIPL起動コマンドはアクト系中央制御装
置CCOを経由してMPRシステム・コントローラMS
Cに伝達され、そのレジスタ12にセットされる。制御
回路11はこの起動コマンドを解読して中央制御装置C
CIに対して障害修復確認プログラムをロードするMI
PL信号を出力する。これによシ中央制御装置CCIは
フロッピィ・ディスク15から障害修復確認プログラム
をローデングし、このプログラムにもとづき障害修復確
認動作を行う。そしてその動作結果をMI PL倍信号
してMPRシステム・コントローラMSCに報告する。
このとき動作結果が正常であれば、これがそのESRレ
ジスタ13に記入表示される。ところでアクト系の中央
制御装置CCOはこのときESRレジスタ13の表示状
態を読んで中央制御装置CCIが完全に故障修復したこ
とを判断する。そして中央制御装置CCOはCCIに対
して自己の主メモリに内蔵されているプログラムやデー
タを転送してIPL動作を終了する。かくして障害修復
された中央制御装置CCIはスタンバイ系として待機す
ることになる。なお第2図に図示したACTは自CCが
アクトあるいはスタンバイを示す信号である。
(2)  コール・プロセッサの中央制御装置が障害修
復したとき。
コール・プロセッサ20の中央制御装置CC,1が障害
修復した例について説明する。
各コール・プロセッサ20・・・・・・30のCPRシ
ステム舎コントローラ21.22・・・・・・31.3
2は、メインプロセッサ10におけるMPRシステム拳
コントローラMSCとほぼ同じ構造(レジスタ、制御回
路、ESRレジスタ等)を有するが。
更に9点線で示す機番レジスタ14を具備しておシ、こ
れに各コール・プロセッサ20・・・・・・30の機番
がセットされている。したがってオはレータがコール・
プロセッサ20の中央制御装置CCIを修理し終ったと
き、修理確認のために、入出力装置17よりコール・プ
ロセッサ20の機番とIPL起動信号を入力する。メイ
ンプロセッサ10のアクト系中央制御装置CCOは機番
をMPRシステムコントローラMSCから送出すると、
コール・プロセッサCPROのスタンバイ系のCPRシ
ステム・コントローラ22がレジスタでうけてこれを制
御回路で比較し自己の機番と一致したことを検出し、起
動信号が保持される。それからメインプロセッサ10の
中央制御装置CCOがフロッピィ・ディスク16から読
出して送出された障害修復確認用プログラムが上記機番
の一致によシ。
そのコール・プロセッサ20の中央制御装置CCIにロ
ーデングされCIPLが行われる。そしてこれにより障
害修復確認が行われ、その結果が正常の場合、cpRシ
ステムφコントローラ220ESRレジスタに正常表示
が行われる。メインプロセッサ10のアクト系中央制御
装置CCOはこれを判別して障害修復が正常に行われた
ことを確認すると、コール・プロセッサ20のアクト系
中央制御装置CCOに対しCCIにIPLを行うように
命令を出力する。これによりコール・プロセッサ20の
アクト系中央制御装置CCOはCC1に対し自己の主メ
モリに格納されているプログラムや各種データを転送し
てIPLが終了する。
このように本発明によれば、システム・コントローラの
レジスタに起動命令をセットして、これによジオンライ
ン動作中のアクト側中央制御装置によシスタンバイ側の
中央制御装置に対して起動を行うようにシステムを構成
することができるので、従来の如くオペレータが複雑な
操作を行う必要なく、修復確認をオンライン動作中に高
信頼性をもって行うことができる。そしてこの起動命令
をうけだ中央制御装置は障害修復確認後に2強制的にI
PLを行うことができる。
〔発明の効果〕
本発明では、障害修復確認をきわめて簡単な入力操作で
行うことができるので、無用なトラブルを生ずることが
抑制されるのみならず、障害修復時には引続いてIPL
制御を自動的に行うことができるので、システムの信頼
性を非常に高めることができる。
【図面の簡単な説明】
第1図は従来の二重化システム構成図、第2図は本発明
の一実施例構成図である。 図中、10はマネージメントプロセッサ、11は制御回
路、12はレジスタ、13はESRレジスタ、14は機
番レジスタ、15.16はフロッピィ・ディスク、17
は入出力装置、20はコール・プロセッサ、21.22
はCPRシステムのコントローラ、301dコール・プ
ロセッサ、31゜32はCPRシステム・コントローラ
、CCO。 CC1は中央制御装置、MSCはMPRシステム・コン
トローラである。 特許出願人 富士通株式会社 代理人弁理士    山 谷 晧 栄 第1図

Claims (1)

  1. 【特許請求の範囲】 アクト系の制御装置とスタンバイ系の制御装置を有する
    データ処理システムにおいて、命令保持手段と命令解読
    手段と制御装置の動作状態を表示する表示手段を有する
    制御部を設け、スタンバイ系の制御装置の修復確認を行
    うときにアクト系の制御装置を経由して修復確認プログ
    ラムローデング命令を入力してこれを上記命令解読手段
    で解読して修復確認プログラムをスタンバイ系制御装置
    にローデング後その確認動作を行いその動作結果が正常
    であるときこれを上記表示手段に表示し。 これによりアクト系制御装置がスタンバイ系制御装置に
    対し初期プログラム・ローデングを行うようにしたこと
    を特徴とするスタンバイ系制御装置強制御PL方式。
JP58056619A 1983-03-31 1983-03-31 スタンバイ系制御装置強制ipl方式 Granted JPS59180776A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58056619A JPS59180776A (ja) 1983-03-31 1983-03-31 スタンバイ系制御装置強制ipl方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58056619A JPS59180776A (ja) 1983-03-31 1983-03-31 スタンバイ系制御装置強制ipl方式

Publications (2)

Publication Number Publication Date
JPS59180776A true JPS59180776A (ja) 1984-10-13
JPS6346468B2 JPS6346468B2 (ja) 1988-09-14

Family

ID=13032285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58056619A Granted JPS59180776A (ja) 1983-03-31 1983-03-31 スタンバイ系制御装置強制ipl方式

Country Status (1)

Country Link
JP (1) JPS59180776A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2535929Y2 (ja) * 1989-10-27 1997-05-14 トリニティ工業株式会社 電着塗装装置

Also Published As

Publication number Publication date
JPS6346468B2 (ja) 1988-09-14

Similar Documents

Publication Publication Date Title
US20050229035A1 (en) Method for event synchronisation, especially for processors of fault-tolerant systems
JPS59180776A (ja) スタンバイ系制御装置強制ipl方式
JPH07121395A (ja) 予備装置優先選択方法
JPH05314075A (ja) オンラインコンピュータ装置
JP3448197B2 (ja) 情報処理装置
JPS6139138A (ja) 多重化システム
JPH05108394A (ja) 計算機システムの初期化診断方式
JPS603225B2 (ja) 主記憶装置情報修復方式
JPS6343771B2 (ja)
JPS6362780B2 (ja)
JP2679625B2 (ja) 二重化システムの再開処理方法とその方式
JPS6235945A (ja) 障害処理方式
JPS5911456A (ja) 電子計算システムの自動切替方式
JPH04291553A (ja) 伝送装置
JP2002007220A (ja) 多重化メモリシステム
JPS5911457A (ja) 電子計算システムの自動切替方式
JPH05342076A (ja) 二重書構成のファイル装置
JPS6077252A (ja) 入出力制御装置
JPS59123946A (ja) システム制御方式
JPH02196341A (ja) 情報処理装置の障害復旧方式
JPS5816497B2 (ja) システム共通部をそなえたデ−タ処理システム
JPS581251A (ja) 遠隔制御される装置
JPS58217059A (ja) 複合計算機システム
JPS6116340A (ja) プロセツサシステムの緊急動作装置
JPS60254362A (ja) デ−タ処理装置における状態情報の退避方法