JPS59178014A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS59178014A JPS59178014A JP58051461A JP5146183A JPS59178014A JP S59178014 A JPS59178014 A JP S59178014A JP 58051461 A JP58051461 A JP 58051461A JP 5146183 A JP5146183 A JP 5146183A JP S59178014 A JPS59178014 A JP S59178014A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- voltage
- resistor
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は抵抗とコンデンサを有する発振回路に関する。
〈従来技術〉
従来の抵抗とコンデンサを有する発振回路としては例え
は第１図に示すようなものがある。
は第１図に示すようなものがある。
図において、１，２．３はＣＭＯＳインパーク、４及び
５，５′は発振周波数を決める抵抗及びコンデンサで、
これらにより発振回路を構成している。
５，５′は発振周波数を決める抵抗及びコンデンサで、
これらにより発振回路を構成している。
６は出力端である。また、コンデンサ５，５′は等しい
容量値を有する。この発振回路の第１図に示すＡ、Ｂ、
Ｃ各点の電圧波形は第２図（ａ） 、 （ｂ） 、 （
ｃ）のようになる。ここでＶＤＤは電源電圧である。即
ち、ＣＭＯＳインバータのスレショルド電ＩＥバ一般的
にＶＤＤ／２であるので、コンデンサ５，５′がＶＤＤ
／２ ’ｃ中心として０からＶＤＤまでで充放電を繰
シ返し、これにより発振する。従って、その発振周波数
ｆは ｆ＝４ＲＣＡｎ２ で表わせる。ただし、Ｒ−抵抗４の値、Ｃ：コンデンサ
５，５′の容量である。
容量値を有する。この発振回路の第１図に示すＡ、Ｂ、
Ｃ各点の電圧波形は第２図（ａ） 、 （ｂ） 、 （
ｃ）のようになる。ここでＶＤＤは電源電圧である。即
ち、ＣＭＯＳインバータのスレショルド電ＩＥバ一般的
にＶＤＤ／２であるので、コンデンサ５，５′がＶＤＤ
／２ ’ｃ中心として０からＶＤＤまでで充放電を繰
シ返し、これにより発振する。従って、その発振周波数
ｆは ｆ＝４ＲＣＡｎ２ で表わせる。ただし、Ｒ−抵抗４の値、Ｃ：コンデンサ
５，５′の容量である。
しかしながら、このような発振回路にあっては、抵抗、
コンデンサを含めて集積化した場合に次のような問題点
全有している。コンデンサはＭＯＳゲート容量（３，５
４Ｘ１０ ｐＦ／μ？７’）によるが面積上の制約か
ら１０ ｐＦ程度（−辺約１７０μｍに相当）が無理の
ない値である。この場合、例えば４００ＫＨｚ程度の発
振周波数を得るためには、前述の式から抵抗値は約１１
０にΩになる。ゲート容量の温度係数は容量値によらず
０．０１ｑｂ以下と小さいが、抵抗の温度係数は実験結
果によると第３図に示すようにポリシリコン抵抗、拡散
抵抗ともにシート抵抗が大きくなる程温度係数の絶対値
が大きくなる。このため、前述の例のように抵抗値が１
１０にΩと大きくなるような場合には、集積化する際の
面積を考えるとシート抵抗を小さくできず温度係数の大
きなものになる。そのため、発振回路の温度特性が悪く
なるという問題があった。
コンデンサを含めて集積化した場合に次のような問題点
全有している。コンデンサはＭＯＳゲート容量（３，５
４Ｘ１０ ｐＦ／μ？７’）によるが面積上の制約か
ら１０ ｐＦ程度（−辺約１７０μｍに相当）が無理の
ない値である。この場合、例えば４００ＫＨｚ程度の発
振周波数を得るためには、前述の式から抵抗値は約１１
０にΩになる。ゲート容量の温度係数は容量値によらず
０．０１ｑｂ以下と小さいが、抵抗の温度係数は実験結
果によると第３図に示すようにポリシリコン抵抗、拡散
抵抗ともにシート抵抗が大きくなる程温度係数の絶対値
が大きくなる。このため、前述の例のように抵抗値が１
１０にΩと大きくなるような場合には、集積化する際の
面積を考えるとシート抵抗を小さくできず温度係数の大
きなものになる。そのため、発振回路の温度特性が悪く
なるという問題があった。
〈発明の目的〉
本発明は上記の実情に鑑みてなされたもので、抵抗とコ
ンデンサを有する発振回路において、小さい値の抵抗を
用いてシート抵抗を小さくすることによシ、集積化した
場合でも温度特性の優れた発振回路を提供すること全目
的とする。
ンデンサを有する発振回路において、小さい値の抵抗を
用いてシート抵抗を小さくすることによシ、集積化した
場合でも温度特性の優れた発振回路を提供すること全目
的とする。
〈発明の構成〉
比較的小さな抵抗値によって基準電流源の電流を得て、
この電流をカレントミラー回路によシ減らしてコンデン
サの充放電電流とすると共に、正帰還回路の出力状態に
応じてコンデンサの充放電を切シ換える構成とした。
この電流をカレントミラー回路によシ減らしてコンデン
サの充放電電流とすると共に、正帰還回路の出力状態に
応じてコンデンサの充放電を切シ換える構成とした。
〈実施例〉
以下、本発明の実施例を図面に基づいて詳細に説明する
。尚、従来と同一部分には同一符号を何して説明を省略
する。
。尚、従来と同一部分には同一符号を何して説明を省略
する。
本発明の１実施例を示す第４図において、１０は基準電
流源としての差動増巾回路で、２つのＰチャンネルトラ
ンジスタ１１．１２と、２つのＮチャンネルトランジス
タ１３．１４と、前記Ｐチャンネルトランジスタ１１．
１２の各ソースと電源４０との間に接続された抵抗１５
とからなっている。そして、電源電圧の分圧電圧を抵抗
１６゜１７で作シ、その分圧点ａｉ差動増巾回路１０の
入力であるＰチャンネルトランジスタ１１のゲートに接
続する。また差動増巾回路１０のもう一つの入力である
Ｐチャンネルトランジスタ１２のゲートは抵抗１８とＮ
チャンネルトランジスタ１９のドレインとに接続する。
流源としての差動増巾回路で、２つのＰチャンネルトラ
ンジスタ１１．１２と、２つのＮチャンネルトランジス
タ１３．１４と、前記Ｐチャンネルトランジスタ１１．
１２の各ソースと電源４０との間に接続された抵抗１５
とからなっている。そして、電源電圧の分圧電圧を抵抗
１６゜１７で作シ、その分圧点ａｉ差動増巾回路１０の
入力であるＰチャンネルトランジスタ１１のゲートに接
続する。また差動増巾回路１０のもう一つの入力である
Ｐチャンネルトランジスタ１２のゲートは抵抗１８とＮ
チャンネルトランジスタ１９のドレインとに接続する。
更に、差動増巾回路１０の出力、即ちＰチャンネルトラ
ンジスタ１１のドレインは前記Ｎチャンネルトランジス
タ１９のゲートに接続している。
ンジスタ１１のドレインは前記Ｎチャンネルトランジス
タ１９のゲートに接続している。
２０はカレントミラー回路で、２つのＰチャンネルトラ
ンジスタ２１．２２と、２つのＮチャンネルトランジス
タ２３．２４で構成されている。
ンジスタ２１．２２と、２つのＮチャンネルトランジス
タ２３．２４で構成されている。
前記Ｎチャンネルトランジスタ２３．２４のゲートには
、差動増巾回路１０の出力端となるＰチャンネルトラン
ジスタ１１のドレインが接続されている。また、カレン
トミラー回路２０の出力、即ちＰチャンネルトランジス
タ２２とＮチャンネルトランジスタ２４のドレインはＣ
ＭＯＳインバータを構成するＰチャンネルトランジスタ
２５とＮチャンネルトランジスタ２６の各ソースに接続
されている。
、差動増巾回路１０の出力端となるＰチャンネルトラン
ジスタ１１のドレインが接続されている。また、カレン
トミラー回路２０の出力、即ちＰチャンネルトランジス
タ２２とＮチャンネルトランジスタ２４のドレインはＣ
ＭＯＳインバータを構成するＰチャンネルトランジスタ
２５とＮチャンネルトランジスタ２６の各ソースに接続
されている。
前記ＣＭＯＳインバータの出力はＣＭＯＳインバータ１
へ入力し、ＣＭＯＳインバータ１の出力ｉｃＭＯｓイン
バータ２に入力している。ＣＭＯＳインバータ１の入力
とＣＭ ＯＳインバータ２の出力間及びＣＭＯＳインバ
ータ１の入力と接地（ＧＮＤ）間に等しい容量のコンデ
ンサ５，５′が接続している。
へ入力し、ＣＭＯＳインバータ１の出力ｉｃＭＯｓイン
バータ２に入力している。ＣＭＯＳインバータ１の入力
とＣＭ ＯＳインバータ２の出力間及びＣＭＯＳインバ
ータ１の入力と接地（ＧＮＤ）間に等しい容量のコンデ
ンサ５，５′が接続している。
次に作用を説明する。
抵抗１６．１７によって作られる分圧電圧、即ちａ点の
電圧に対してＰチャンネルトランジスタ１２のゲート電
圧、即ちｂ点の電圧が低くなろうとすると、Ｐチャンネ
ルトランジスタ１２は更にオンする方向に動作するため
、そのドレイン電圧が上昇し、同時にＮチャンネルトラ
ンジスタ１３のゲート電圧が上昇する。このＮチャンネ
ルトランジスタ１３のドレイン電流はＰチャンネルトラ
ンジスタ１１によってほぼ一定に保たれているので、ゲ
ート電圧の上昇によってＮチャンネルトランジスタ１３
のドレイン−ソース間の電圧は急激に低くなる。すると
、Ｎチャンネルトランジスタ１９のゲート電圧が低くな
るためそのドレイン電圧を上昇させる方向に働きｂ点の
電圧の低下を防ぐ。
電圧に対してＰチャンネルトランジスタ１２のゲート電
圧、即ちｂ点の電圧が低くなろうとすると、Ｐチャンネ
ルトランジスタ１２は更にオンする方向に動作するため
、そのドレイン電圧が上昇し、同時にＮチャンネルトラ
ンジスタ１３のゲート電圧が上昇する。このＮチャンネ
ルトランジスタ１３のドレイン電流はＰチャンネルトラ
ンジスタ１１によってほぼ一定に保たれているので、ゲ
ート電圧の上昇によってＮチャンネルトランジスタ１３
のドレイン−ソース間の電圧は急激に低くなる。すると
、Ｎチャンネルトランジスタ１９のゲート電圧が低くな
るためそのドレイン電圧を上昇させる方向に働きｂ点の
電圧の低下を防ぐ。
同様に、ａ点の電圧に対してｂ点の電圧が高くなろうと
する場合も前述の逆のことが成シ立つのでｂ点の電圧は
ａ点の電圧と等しい電圧で平衡する。
する場合も前述の逆のことが成シ立つのでｂ点の電圧は
ａ点の電圧と等しい電圧で平衡する。
今、分圧電圧ｋ ＶＤＤ／２ （ＶＤＤは電源電圧）と
して、抵抗１８の値’１ｚＲｓとすると、Ｎチャンネル
トランジスタ１９のドレイン電流はＶＤＤ／ ２ Ｒｓ
トなる。
して、抵抗１８の値’１ｚＲｓとすると、Ｎチャンネル
トランジスタ１９のドレイン電流はＶＤＤ／ ２ Ｒｓ
トなる。
また、Ｎチャンネルトランジスタ１９のＷ／Ｌ（Ｗはチ
ャンネル巾、Ｌはチャンネル長音それぞれ示す）とカレ
ントミラー回路２０のＮチャンネルトランジスタ２４の
Ｗ／Ｌ との比をＮ：１とすると、Ｎチャンネルトラ
ンジスタ２４の流し得るドレイン電流はＶＤＤ／２ＮＲ
８となる。
ャンネル巾、Ｌはチャンネル長音それぞれ示す）とカレ
ントミラー回路２０のＮチャンネルトランジスタ２４の
Ｗ／Ｌ との比をＮ：１とすると、Ｎチャンネルトラ
ンジスタ２４の流し得るドレイン電流はＶＤＤ／２ＮＲ
８となる。
更に、Ｎチャンネルトランジスタ１９とカレントミラー
回路２０のＮチャンネルトランジスタ２３のＷ／Ｌ
’ｉ同程度にし、Ｐチャンネルトランジスタ２１のＷ／
Ｌ とＰチャンネルトランジスタ２２のＷ／Ｌ との
比’ｉＮ：１とすれば、Ｐチャンネルトランジスタ２２
の流し得るドレイン電流もやはシ同様にＶＤ Ｄ／ ２
Ｎ Ｒｓ となる。ただし、Ｐチャンネルトランジ
スタ２１のＷ／ＬはＶＤＤ／２ＮＲｓ ｔ７）電流が十
分流せる値に設定する。
回路２０のＮチャンネルトランジスタ２３のＷ／Ｌ
’ｉ同程度にし、Ｐチャンネルトランジスタ２１のＷ／
Ｌ とＰチャンネルトランジスタ２２のＷ／Ｌ との
比’ｉＮ：１とすれば、Ｐチャンネルトランジスタ２２
の流し得るドレイン電流もやはシ同様にＶＤ Ｄ／ ２
Ｎ Ｒｓ となる。ただし、Ｐチャンネルトランジ
スタ２１のＷ／ＬはＶＤＤ／２ＮＲｓ ｔ７）電流が十
分流せる値に設定する。
従って、第４図の回路は第５図のような等価回路に置き
換えることができる。図中、３１．３２は電流源を示す
。即ち、本実施例の発振回路は従来のものに比べて抵抗
４を取９除き、ＣＭＯＳインバータ３のシンク出力電流
及びソース出力電流がＶＤＤ／２ＮＲ８としたものと言
える。
換えることができる。図中、３１．３２は電流源を示す
。即ち、本実施例の発振回路は従来のものに比べて抵抗
４を取９除き、ＣＭＯＳインバータ３のシンク出力電流
及びソース出力電流がＶＤＤ／２ＮＲ８としたものと言
える。
そして、この回路の発振周波数は第６図の波形から
ｆ＝−
ＮＲｓＣ
で表わされる。ただし、Ｃはコンデンサ５，５′の容量
である。このため、従来の回路では例えば４００ ＫＨ
ｚの発振周波数を得るためには約１１０にΩの抵抗を必
要としたが、本実施例回路ではＮの設定によって抵抗値
を小さくできる。例えばＮ＝１００ 、Ｃ＝１０ｐＦ
、ｆ ＝４００ＫＨｚとするとＲｓ＝６２５０となる。
である。このため、従来の回路では例えば４００ ＫＨ
ｚの発振周波数を得るためには約１１０にΩの抵抗を必
要としたが、本実施例回路ではＮの設定によって抵抗値
を小さくできる。例えばＮ＝１００ 、Ｃ＝１０ｐＦ
、ｆ ＝４００ＫＨｚとするとＲｓ＝６２５０となる。
従って、ポリシリコン抵抗、拡散抵抗等の面積を小さく
でき、しかもシート抵抗を小さくして温度係数の絶対値
を小さくできるので、このような発振回路を集積化した
場合でも温度特性の優れたものを得ることができる。
でき、しかもシート抵抗を小さくして温度係数の絶対値
を小さくできるので、このような発振回路を集積化した
場合でも温度特性の優れたものを得ることができる。
次に第７図に別の実施例を示す。
本実施例のものは基準電流源１０′ヲ抵抗１８とＮチャ
ンネルＭＯ３）ランジスタ１９′とで構成したものであ
υ、その他の構成は第１実施例と同様である。
ンネルＭＯ３）ランジスタ１９′とで構成したものであ
υ、その他の構成は第１実施例と同様である。
かかる回路において、ＮチャンネルＭＯ８）ランジスタ
１９′のチャンネル巾／チャンネル長（Ｓｔシ′Ｌ）を
十分大きな値とすると、抵抗１８に流れる電流は、電源
電圧をｖＤＤＸＮチャンネルＭＯ３）ランジスタ１９′
のスレショルド電圧ｋ ｖＴＨｚ抵抗１８の値をＲ８と
すると（ＶＤＤ −ＶＴＨ）／ Ｒｓ にほぼ等しくな
る。ここでＶＤＤ ＞ ＶＴＲとすれば、抵抗１８に流
れる電流ｋＶＤＤ／Ｒｓと近似することかできる。
１９′のチャンネル巾／チャンネル長（Ｓｔシ′Ｌ）を
十分大きな値とすると、抵抗１８に流れる電流は、電源
電圧をｖＤＤＸＮチャンネルＭＯ３）ランジスタ１９′
のスレショルド電圧ｋ ｖＴＨｚ抵抗１８の値をＲ８と
すると（ＶＤＤ −ＶＴＨ）／ Ｒｓ にほぼ等しくな
る。ここでＶＤＤ ＞ ＶＴＲとすれば、抵抗１８に流
れる電流ｋＶＤＤ／Ｒｓと近似することかできる。
従って、第１実施例と同様に考えると、発振周波数ｆは
ｆ＝−
ＮＲｓＣ
で表わされるので、第１実施例と同様にＮの設定によっ
て抵抗値を小さくすることができ、温度特性の優れた発
振回路を得ることができる。更に、本実施例によれば、
第１実施例のように差動増巾回路によるトランジスタの
スレショルド電圧の打消はないため、スレショルド電圧
の温度変動による影響は多少あるが、基準電流源の回路
構成が大幅に簡素化でき、回路素子数の減少によりコス
トの面で大きな効果を有する。
て抵抗値を小さくすることができ、温度特性の優れた発
振回路を得ることができる。更に、本実施例によれば、
第１実施例のように差動増巾回路によるトランジスタの
スレショルド電圧の打消はないため、スレショルド電圧
の温度変動による影響は多少あるが、基準電流源の回路
構成が大幅に簡素化でき、回路素子数の減少によりコス
トの面で大きな効果を有する。
尚、本実施例ではユニポーラプロセスにおいて述べたが
バイポーラプロセスにおいても実現できることは言うま
でもない。
バイポーラプロセスにおいても実現できることは言うま
でもない。
〈発明の効果〉
以上説明したように本発明によれば、比較的小さな抵抗
値によって得た基準電流源の電流をカレントミラー回路
によシ減らし７て発揚回路のコンデンサの充放電電流と
する構成としたので、発振周波数を決定する抵抗の値を
小さくでき、シート抵抗を小さくして温度特性の優れた
発振回路全半導体集積回路に実現することができる。
値によって得た基準電流源の電流をカレントミラー回路
によシ減らし７て発揚回路のコンデンサの充放電電流と
する構成としたので、発振周波数を決定する抵抗の値を
小さくでき、シート抵抗を小さくして温度特性の優れた
発振回路全半導体集積回路に実現することができる。
第１図は従来例を示す回路図、第２図は第１図に示す各
部の電圧波形図、第３図は拡散抵抗及びポリシリコン抵
抗の温度Ｉ＋＝性図、第４図は本発明の１実施例を示す
回路図、第５図は第４図の等価回路図、第６図は第５図
Ｑ各部の電圧波形図、第７図は本発明の別の実施ｉＵの
要部回路図である。 １ ．２．３・・・ＣＭＯＳイ／バータ ５，５′・
・・コンデンサ １０ 、１０’ ・・基準電流源
１８・・・抵抗 ２０・・・カレントミラー回路
３１．３２・・・電流源 ４０・・・電源 特許出願人 日産自動車株式会社
部の電圧波形図、第３図は拡散抵抗及びポリシリコン抵
抗の温度Ｉ＋＝性図、第４図は本発明の１実施例を示す
回路図、第５図は第４図の等価回路図、第６図は第５図
Ｑ各部の電圧波形図、第７図は本発明の別の実施ｉＵの
要部回路図である。 １ ．２．３・・・ＣＭＯＳイ／バータ ５，５′・
・・コンデンサ １０ 、１０’ ・・基準電流源
１８・・・抵抗 ２０・・・カレントミラー回路
３１．３２・・・電流源 ４０・・・電源 特許出願人 日産自動車株式会社
Claims (1)
- 基準電流源と、該基準電流源の出力を入力電流とするカ
レントミラー回路と、該カレントミラー回路の出力電流
でコンデンサを充放電する充放電回路と、出力状態に応
じて前記充放電回路の充放電を切換える正帰還回路とか
らなることを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58051461A JPS59178014A (ja) | 1983-03-29 | 1983-03-29 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58051461A JPS59178014A (ja) | 1983-03-29 | 1983-03-29 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178014A true JPS59178014A (ja) | 1984-10-09 |
| JPH0523085B2 JPH0523085B2 (ja) | 1993-03-31 |
Family
ID=12887571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58051461A Granted JPS59178014A (ja) | 1983-03-29 | 1983-03-29 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178014A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285509A (ja) * | 1985-10-11 | 1987-04-20 | Nec Corp | 発振器 |
| EP0322047A2 (en) * | 1987-12-22 | 1989-06-28 | Philips Electronics Uk Limited | Ring oscillator |
| EP0479362A2 (en) * | 1990-09-24 | 1992-04-08 | Philips Electronics Uk Limited | A temperature sensing circuit |
| US5444219A (en) * | 1990-09-24 | 1995-08-22 | U.S. Philips Corporation | Temperature sensing device and a temperature sensing circuit using such a device |
| JPH08116239A (ja) * | 1994-09-29 | 1996-05-07 | Samsung Electron Co Ltd | 無安定マルチバイブレータ |
| EP1096676A1 (en) * | 1999-10-25 | 2001-05-02 | STMicroelectronics S.r.l. | Oscillator with elevated precision and stability |
| JP2009246793A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Microelectronics Ltd | Ｃｒ発振回路 |
| JP2010041449A (ja) * | 2008-08-06 | 2010-02-18 | Nec Electronics Corp | 発振回路 |
| KR100975990B1 (ko) * | 2003-03-17 | 2010-08-13 | 매그나칩 반도체 유한회사 | 가변주파수 발진기 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5829217A (ja) * | 1981-08-17 | 1983-02-21 | Fujitsu Ltd | 電圧制御発振回路 |
-
1983
- 1983-03-29 JP JP58051461A patent/JPS59178014A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5829217A (ja) * | 1981-08-17 | 1983-02-21 | Fujitsu Ltd | 電圧制御発振回路 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285509A (ja) * | 1985-10-11 | 1987-04-20 | Nec Corp | 発振器 |
| EP0322047A2 (en) * | 1987-12-22 | 1989-06-28 | Philips Electronics Uk Limited | Ring oscillator |
| EP0322047A3 (en) * | 1987-12-22 | 1990-08-16 | Philips Electronics Uk Limited | Ring oscillator |
| EP0479362A2 (en) * | 1990-09-24 | 1992-04-08 | Philips Electronics Uk Limited | A temperature sensing circuit |
| US5444219A (en) * | 1990-09-24 | 1995-08-22 | U.S. Philips Corporation | Temperature sensing device and a temperature sensing circuit using such a device |
| US5563760A (en) * | 1990-09-24 | 1996-10-08 | U.S. Philips Corporation | Temperature sensing circuit |
| JPH08116239A (ja) * | 1994-09-29 | 1996-05-07 | Samsung Electron Co Ltd | 無安定マルチバイブレータ |
| EP1096676A1 (en) * | 1999-10-25 | 2001-05-02 | STMicroelectronics S.r.l. | Oscillator with elevated precision and stability |
| KR100975990B1 (ko) * | 2003-03-17 | 2010-08-13 | 매그나칩 반도체 유한회사 | 가변주파수 발진기 |
| JP2009246793A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Microelectronics Ltd | Ｃｒ発振回路 |
| JP2010041449A (ja) * | 2008-08-06 | 2010-02-18 | Nec Electronics Corp | 発振回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0523085B2 (ja) | 1993-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236199A (en) | Regulated high voltage power supply | |
| JP3144700B2 (ja) | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 | |
| JPH0334619A (ja) | Ｃｒ型発振回路 | |
| JP2748950B2 (ja) | パワーオンリセット回路 | |
| JPH0159772B2 (ja) | ||
| JP3270880B2 (ja) | 水晶発振回路 | |
| JPH031609A (ja) | 電源電圧に無関係な周波数を有するリング発振器 | |
| JPS59178014A (ja) | 発振回路 | |
| JPH0258806B2 (ja) | ||
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JP2001177380A (ja) | 比較回路及びこれを用いた発振回路 | |
| US6556092B1 (en) | Low consumption oscillator | |
| JP2901608B2 (ja) | リング発振回路 | |
| JP3047828B2 (ja) | コンパレータ回路 | |
| JPH0746113B2 (ja) | Ｃｍｏｓパワ−オン検出回路 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JP3055501B2 (ja) | 差動増幅器及び差動増幅器を用いた電圧制御発振器 | |
| JPH0159773B2 (ja) | ||
| JPH0526363B2 (ja) | ||
| JP3137389B2 (ja) | 昇圧回路 | |
| JPS61196172A (ja) | チヨツパ型比較器 | |
| JPS60224329A (ja) | Ｍｏｓ集積回路素子の入力回路 | |
| JPS62125705A (ja) | 演算増幅回路 | |
| JPS5887911A (ja) | 比較器 |