JPH0258806B2 - - Google Patents
Info
- Publication number
- JPH0258806B2 JPH0258806B2 JP54163695A JP16369579A JPH0258806B2 JP H0258806 B2 JPH0258806 B2 JP H0258806B2 JP 54163695 A JP54163695 A JP 54163695A JP 16369579 A JP16369579 A JP 16369579A JP H0258806 B2 JPH0258806 B2 JP H0258806B2
- Authority
- JP
- Japan
- Prior art keywords
- control transistor
- current
- transistor
- voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】
本発明は制御端子に加えられる電圧(電流)に
より発振周波数を制御できる電圧制御発振器に関
する。
より発振周波数を制御できる電圧制御発振器に関
する。
従来から入力端子に加える電圧(または流入す
る電流)によりその発振周波数を制御できる発振
器(電圧制御発振器)が考案されている。第1図
は従来の電圧制御発振器の例を示す図である。こ
の回路は位相固定ループ(PLL)用の相補MOS
集積回路に使われているもので、半導体集積回路
101と外付のコンデンサ102により構成され
る。集積回路中の103,104はレベル検出回
路でコンデンサ102の両端の電圧を検出しレベ
ル検出回路103,104のスレツシヨルドレベ
ルを越えるたびにコンデンサ102を逆方向に接
ぎかえ充電の方向を逆にする。コンデンサ102
に充電する電流量をトランジスタ105及び抵抗
106,107により変えてやると充電速度が変
わり、発振周波数を変化できる。
る電流)によりその発振周波数を制御できる発振
器(電圧制御発振器)が考案されている。第1図
は従来の電圧制御発振器の例を示す図である。こ
の回路は位相固定ループ(PLL)用の相補MOS
集積回路に使われているもので、半導体集積回路
101と外付のコンデンサ102により構成され
る。集積回路中の103,104はレベル検出回
路でコンデンサ102の両端の電圧を検出しレベ
ル検出回路103,104のスレツシヨルドレベ
ルを越えるたびにコンデンサ102を逆方向に接
ぎかえ充電の方向を逆にする。コンデンサ102
に充電する電流量をトランジスタ105及び抵抗
106,107により変えてやると充電速度が変
わり、発振周波数を変化できる。
この他に従来の例として発振回路を構成するコ
ンデンサの容量を可変容量コンデンサ等で変更し
てやる方法等がある。
ンデンサの容量を可変容量コンデンサ等で変更し
てやる方法等がある。
これ等の従来の電圧制御発振器の欠点を述べる
前に理想的な電圧制御発振器は集積回路により構
成され第2図に示すように集積回路201と接続
される端子は出力端子202と制御電圧を印加す
る入力端子203及び電源端子のみでありコンデ
ンサ等の接続のための端子を他に設ける必要のな
いことである。入力端子203、出力端子202
に接続される回路は大抵の場合、半導体集積回路
で構成できるので発振回路はすべてモノリシツク
集積化できる。また、コンデンサ等、発振回路の
発振周波数に直接関係する素子を半導体集積回路
の外に出すことは接続ピンの浮遊容量の影響が出
て高い周波数に発振はしにくくなる。高い周波数
を発振させようとすれば素子のインピーダンスを
低くする必要があり、消費電力が増す。
前に理想的な電圧制御発振器は集積回路により構
成され第2図に示すように集積回路201と接続
される端子は出力端子202と制御電圧を印加す
る入力端子203及び電源端子のみでありコンデ
ンサ等の接続のための端子を他に設ける必要のな
いことである。入力端子203、出力端子202
に接続される回路は大抵の場合、半導体集積回路
で構成できるので発振回路はすべてモノリシツク
集積化できる。また、コンデンサ等、発振回路の
発振周波数に直接関係する素子を半導体集積回路
の外に出すことは接続ピンの浮遊容量の影響が出
て高い周波数に発振はしにくくなる。高い周波数
を発振させようとすれば素子のインピーダンスを
低くする必要があり、消費電力が増す。
以上述べたように従来の電圧制御発振器の欠点
をまとめると、 1 コンデンサ、可変容量ダイオード等のデイス
クリート部品を半導体集積回路に外付しなけれ
ばならない。
をまとめると、 1 コンデンサ、可変容量ダイオード等のデイス
クリート部品を半導体集積回路に外付しなけれ
ばならない。
2 そのためにスペースフアクタ、組立製造時に
おけるデメリツトがコストが高くなる欠点があ
る。
おけるデメリツトがコストが高くなる欠点があ
る。
3 浮遊容量により高い周波数の発振が難しい。
無理に発振させようとすると消費電力が高くな
る。また周囲の影響も受け荷電体がコンデンサ
に近付くと発振周波数が変動する。
無理に発振させようとすると消費電力が高くな
る。また周囲の影響も受け荷電体がコンデンサ
に近付くと発振周波数が変動する。
本発明の目的は以上に述べた従来の電圧制御発
振器の欠点のすべてを取り除き、完全にモノリシ
ツクな集積回路により安定で低消費電力の電圧制
御発振器の新たな回路を示し、電子装置構成時の
実装密度の向上、コストダウン、高性能化を計る
ことにある。
振器の欠点のすべてを取り除き、完全にモノリシ
ツクな集積回路により安定で低消費電力の電圧制
御発振器の新たな回路を示し、電子装置構成時の
実装密度の向上、コストダウン、高性能化を計る
ことにある。
本発明の他の目的は電圧制御発振器の発振周波
数を制御するために入力される制御電圧を電流に
変換し、電流の変化に対して発振周波数を直線的
に変化させ、発振を高精度、高特性に行うことに
ある。
数を制御するために入力される制御電圧を電流に
変換し、電流の変化に対して発振周波数を直線的
に変化させ、発振を高精度、高特性に行うことに
ある。
以下に本発明を相補MOS集積回路で実現する
場合を例に説明する。同様の考え方に基づき例え
ばバイポーラ集積回路等の他のプロセスによる集
積回路でも実現できる。
場合を例に説明する。同様の考え方に基づき例え
ばバイポーラ集積回路等の他のプロセスによる集
積回路でも実現できる。
第3図は本発明の電圧制御発振器を説明するた
めの図である。301〜30oは各々同一形状の
セルを構成している。セル302を例に内部の各
素子の説明をする。トランジスタ306と307
はゲートどうし、ドレインどうしを接続しインバ
ータ回路を形成している。トランジスタ305及
び308は流入流出電流を制御するためのトラン
ジスタで電源電位VDD,VSSからそれぞれ対称に
ゲート電圧を制御することによりインバータ回路
の流入流出電圧を制御する。このように流入流出
電流を制御されたインバータ回路を奇数段縦接続
し最終段出力を最前段の入力に帰還する。このよ
うにしてリングオシレータを構成する。トランジ
スタ309,310は電流制御トランジスタ30
5,308のゲート電圧を対称に制御するための
ものでスレツシヨルド電圧及び電流伝達率の等し
いP,Nチヤネルトランジスタを図のように接続
することによりトランジスタ310のゲート−ソ
ース間電圧をVCとすればトランジスタ309の
ゲート−ソース間電圧は−VCとなる。このよう
にしてP,Nチヤネルの両トランジスタのゲート
電圧を対称に変化させることにより発振出力波形
をほぼ電源の中央にもつてくることができる。3
11は制御端子でここに与える制御電圧VCで各
インバータの流入流出電流を制御し発振周波数を
コントロールする。312は増幅器で発振出力で
ロジツクレベルに増幅する。313は出力端子で
ある。
めの図である。301〜30oは各々同一形状の
セルを構成している。セル302を例に内部の各
素子の説明をする。トランジスタ306と307
はゲートどうし、ドレインどうしを接続しインバ
ータ回路を形成している。トランジスタ305及
び308は流入流出電流を制御するためのトラン
ジスタで電源電位VDD,VSSからそれぞれ対称に
ゲート電圧を制御することによりインバータ回路
の流入流出電圧を制御する。このように流入流出
電流を制御されたインバータ回路を奇数段縦接続
し最終段出力を最前段の入力に帰還する。このよ
うにしてリングオシレータを構成する。トランジ
スタ309,310は電流制御トランジスタ30
5,308のゲート電圧を対称に制御するための
ものでスレツシヨルド電圧及び電流伝達率の等し
いP,Nチヤネルトランジスタを図のように接続
することによりトランジスタ310のゲート−ソ
ース間電圧をVCとすればトランジスタ309の
ゲート−ソース間電圧は−VCとなる。このよう
にしてP,Nチヤネルの両トランジスタのゲート
電圧を対称に変化させることにより発振出力波形
をほぼ電源の中央にもつてくることができる。3
11は制御端子でここに与える制御電圧VCで各
インバータの流入流出電流を制御し発振周波数を
コントロールする。312は増幅器で発振出力で
ロジツクレベルに増幅する。313は出力端子で
ある。
第4図は本発明の電圧制御発振器を説明するた
めの他の例を示す図で第3図における流入流出電
流制御トランジスタ305,308を各段同一の
トランジスタ401,402に置換えたものであ
る。第3図に比較し素子数及び消費電流を少なく
できるが発振波形が正または負のどちらか一方に
かたより易く、広い電源電圧範囲で安定な動作を
させるに第3図の回路の方がすぐれている。尚、
P,Nチヤネルの電流制御トランジスタのゲート
電圧を対称に変化させることは次のように得られ
る。
めの他の例を示す図で第3図における流入流出電
流制御トランジスタ305,308を各段同一の
トランジスタ401,402に置換えたものであ
る。第3図に比較し素子数及び消費電流を少なく
できるが発振波形が正または負のどちらか一方に
かたより易く、広い電源電圧範囲で安定な動作を
させるに第3図の回路の方がすぐれている。尚、
P,Nチヤネルの電流制御トランジスタのゲート
電圧を対称に変化させることは次のように得られ
る。
トランジスタ309,310のスレツショルド
電圧を各々VTP,VTN、電流伝達率に比例した係
数を各々1/βP,1/βNとし、トランジスタ309,
3 10に流れる電流をI、トランジスタ309のソ
ース−ドレイン間電圧をVPとし、トランジスタ
310が飽和領域で動作するとすれば、 309について、I=βP/2・(VC−VTP)2…(1) 310について、I=βN/2・(VP−VTN)2…(2) となり、(1),(2)より、 βP/2・(VP−VTP)2=βN/2・(VC−VTN)2 ここで、VTP=VTN、βP=βNであるから、VP=
VCとなり、トランジスタ310が飽和領域で動
作することを条件として電流制御トランジスタの
ゲート電圧は対称に変化する。
電圧を各々VTP,VTN、電流伝達率に比例した係
数を各々1/βP,1/βNとし、トランジスタ309,
3 10に流れる電流をI、トランジスタ309のソ
ース−ドレイン間電圧をVPとし、トランジスタ
310が飽和領域で動作するとすれば、 309について、I=βP/2・(VC−VTP)2…(1) 310について、I=βN/2・(VP−VTN)2…(2) となり、(1),(2)より、 βP/2・(VP−VTP)2=βN/2・(VC−VTN)2 ここで、VTP=VTN、βP=βNであるから、VP=
VCとなり、トランジスタ310が飽和領域で動
作することを条件として電流制御トランジスタの
ゲート電圧は対称に変化する。
第3図、第4図の回路の制御電圧VCと発振周
波数をプロツトすると第6図の501のように
なる。ここで制御電圧VCと周波数の関係は非
直線的に変化する。これは制御電圧VCが小さい
ためNチヤンネルトランジスタ310を飽和領域
で動作させることができない場合に、電流制御ト
ランジスタのゲート電圧の対称性が失われてしま
うことを原因としている。この非直線性を補正
し、制御入力に対する発振周波数の関係を直線的
にするには第3図、第4図における流入流出電流
制御トランジスタ305,308、または40
1,402のゲートに電圧を与える回路309,
310を第5図のように変更する。
波数をプロツトすると第6図の501のように
なる。ここで制御電圧VCと周波数の関係は非
直線的に変化する。これは制御電圧VCが小さい
ためNチヤンネルトランジスタ310を飽和領域
で動作させることができない場合に、電流制御ト
ランジスタのゲート電圧の対称性が失われてしま
うことを原因としている。この非直線性を補正
し、制御入力に対する発振周波数の関係を直線的
にするには第3図、第4図における流入流出電流
制御トランジスタ305,308、または40
1,402のゲートに電圧を与える回路309,
310を第5図のように変更する。
第5図は、本発明の電圧制御発振器の最も特徴
となる部分を示す図である。605は制御電圧端
子であり、この端子の制御電圧をトランジスタ6
06によつて電流に変換して緩衝増幅し、抵抗6
09に伝達する。図において、607は第3図に
おけるトランジスタ305のゲート及び第4図に
おけるトランジスタ401のゲート、608はト
ランジスタ308のゲート及びトランジスタ40
2のゲートに各々接続される。トランジスタ60
4,610は共にゲートとドレインが接続されて
おり、常に飽和領域で動作する。ここでトランジ
スタ604,610,612はトランジスタの定
数であるスレツシヨルド電圧、電流伝達率がほぼ
等しい。従つて、トランジスタ612も飽和領域
で動作し、トランジスタ604に流れる電流と同
じ電流がトランジスタ610または612に流れ
る。すなわち、トランジスタ604,610,6
12は共に電流が流れる限り飽和領域で動作し、
互いに等しいトランジスタの定数を有するため、
607,608に常に電源電圧に対して対称な電
圧を出力できる。従つて、トランジスタ604に
流入する電流icと発振周波数の関係をプロツト
すると第6図502のように直線化される。
となる部分を示す図である。605は制御電圧端
子であり、この端子の制御電圧をトランジスタ6
06によつて電流に変換して緩衝増幅し、抵抗6
09に伝達する。図において、607は第3図に
おけるトランジスタ305のゲート及び第4図に
おけるトランジスタ401のゲート、608はト
ランジスタ308のゲート及びトランジスタ40
2のゲートに各々接続される。トランジスタ60
4,610は共にゲートとドレインが接続されて
おり、常に飽和領域で動作する。ここでトランジ
スタ604,610,612はトランジスタの定
数であるスレツシヨルド電圧、電流伝達率がほぼ
等しい。従つて、トランジスタ612も飽和領域
で動作し、トランジスタ604に流れる電流と同
じ電流がトランジスタ610または612に流れ
る。すなわち、トランジスタ604,610,6
12は共に電流が流れる限り飽和領域で動作し、
互いに等しいトランジスタの定数を有するため、
607,608に常に電源電圧に対して対称な電
圧を出力できる。従つて、トランジスタ604に
流入する電流icと発振周波数の関係をプロツト
すると第6図502のように直線化される。
以上のように、本発明は集積回路上に作り込む
ことにより数百Hzから集積回路上の素子が応答で
きる最高の周波数まで発振可能な電圧制御発振器
を作ることができる。発振回路の付加容量は集積
回路上のトランジスタのゲート容量、配線容量、
PN接合容量(ドレイン)等の寄生容量まで下げ
ることができる。この容量は集積回路に外付コン
デンサを付加する場合に比較し1〜2桁小さいも
のである。従つてその分だけ回路インピーダンス
を高くでき発振時の電流を減らすことができる。
ことにより数百Hzから集積回路上の素子が応答で
きる最高の周波数まで発振可能な電圧制御発振器
を作ることができる。発振回路の付加容量は集積
回路上のトランジスタのゲート容量、配線容量、
PN接合容量(ドレイン)等の寄生容量まで下げ
ることができる。この容量は集積回路に外付コン
デンサを付加する場合に比較し1〜2桁小さいも
のである。従つてその分だけ回路インピーダンス
を高くでき発振時の電流を減らすことができる。
さらに、リングオシレータのP,Nチヤネル電
流制御トランジスタのゲート電圧を発生する回路
を、制御電圧を電流に変換するトランジスタ60
6とゲート・ドレインを接続したトランジスタ6
04の直列回路と、ゲート・ドレインを接続した
トランジスタ610とゲートを604のゲート・
ドレインに接続するトランジスタ612の直列回
路とによつて構成し、トランジスタ604,61
0,612のスレツシヨルド電圧及び電流伝達率
を等しくしたので、3つのトランジスタは常に飽
和領域で動作し、各トランジスタには同じ電流が
流れ、各ドレインに常に対称性のあるゲート電圧
を発生できる。従つて、リングオシレータの発振
周波数はこれらの電流値に基づいて決定されるよ
うになり、結果として、リングオシレータの発振
周波数はこれらの電流値と直線的な関係を有する
ため、高精度、高特性な電圧制御発振器を提供で
きる。
流制御トランジスタのゲート電圧を発生する回路
を、制御電圧を電流に変換するトランジスタ60
6とゲート・ドレインを接続したトランジスタ6
04の直列回路と、ゲート・ドレインを接続した
トランジスタ610とゲートを604のゲート・
ドレインに接続するトランジスタ612の直列回
路とによつて構成し、トランジスタ604,61
0,612のスレツシヨルド電圧及び電流伝達率
を等しくしたので、3つのトランジスタは常に飽
和領域で動作し、各トランジスタには同じ電流が
流れ、各ドレインに常に対称性のあるゲート電圧
を発生できる。従つて、リングオシレータの発振
周波数はこれらの電流値に基づいて決定されるよ
うになり、結果として、リングオシレータの発振
周波数はこれらの電流値と直線的な関係を有する
ため、高精度、高特性な電圧制御発振器を提供で
きる。
第1図は従来の電圧制御発振器を示す図。第2
図は理想的な電圧制御発振器を示す図。第3図、
第4図は本発明の電圧制御発振器を説明するため
の図。第5図は本発明の電圧制御発振器の部分を
示す図。第6図は本発明の電圧制御発振器にかか
わる制御電圧・電流対発振周波数特性を示す図。 306,307,403,404……インバー
タを構成するトランジスタ、305,308,4
01,402……インバータの流入流出電流を制
御する電流制御トランジスタ。
図は理想的な電圧制御発振器を示す図。第3図、
第4図は本発明の電圧制御発振器を説明するため
の図。第5図は本発明の電圧制御発振器の部分を
示す図。第6図は本発明の電圧制御発振器にかか
わる制御電圧・電流対発振周波数特性を示す図。 306,307,403,404……インバー
タを構成するトランジスタ、305,308,4
01,402……インバータの流入流出電流を制
御する電流制御トランジスタ。
Claims (1)
- 1 奇数段のインバータを縦続接続し、最後段イ
ンバータの出力を最前段インバータの入力に帰還
して成るリングオシレータと、第1の電源線と少
なくとも1つの前記インバータの第1の電源端子
の間に接続されると共に制御電極に印加される電
圧に応じて該インバータに流れる電流を制御する
第1極性の第1の電流制御トランジスタと、第2
の電源線と前記少なくとも1つのインバータの第
2の電源端子の間に接続されると共に制御電極に
印加される電圧に応じて該インバータに流れる電
流を制御する第2極性の第2の電流制御トランジ
スタと、一端を前記第1の電源線に接続する第1
極性の第1の制御用トランジスタと一端を前記第
2の電源線に接続する第2極性の第2の制御用ト
ランジスタとを直列接続して成る第1の直列回路
と、一端を前記第1の電源線に接続する第3の制
御用トランジスタと一端を前記第2の電源線に接
続する第2極性の第4の制御用トランジスタとを
直列接続して成る第2の直列回路とを備え、前記
第1の制御用トランジスタの他端を該第1の制御
用トランジスタ及び前記第1の電流制御トランジ
スタの各制御電極に接続し、前記第4の制御用ト
ランジスタの他端を該第4の制御用トランジス
タ、前記第2の制御用トランジスタ及び前記第2
の電流制御トランジスタの各制御電極に接続し、
前記第3の制御用トランジスタは制御電極に印加
される可変電圧に基づいて前記第4の制御用トラ
ンジスタに流れる可変電流を決定し、前記第1の
電源線と前記第1の制御用トランジスタの他端の
間には前記可変電流に応じて変化する第1の電圧
が発生し、前記第4の制御用トランジスタの他端
と前記第2の電源線の間には前記可変電流に応じ
て変化する第2の電流が発生し、前記第1、第2
及び第4の制御用トランジスタは各々に流れる電
流が互いに等しくなると共に前記第1の電圧と前
記第2の電圧が互いに等しくなるように各々のス
レツシヨルド電圧及び電流伝達率が各々ほぼ等し
く設定され、前記リングオシレータは前記可変電
流に応じて発振周波数が変化することを特徴とす
る電圧制御発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16369579A JPS5686509A (en) | 1979-12-17 | 1979-12-17 | Voltage controlled oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16369579A JPS5686509A (en) | 1979-12-17 | 1979-12-17 | Voltage controlled oscillator |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62254867A Division JPS63119315A (ja) | 1987-10-09 | 1987-10-09 | 電圧制御発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5686509A JPS5686509A (en) | 1981-07-14 |
JPH0258806B2 true JPH0258806B2 (ja) | 1990-12-10 |
Family
ID=15778843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16369579A Granted JPS5686509A (en) | 1979-12-17 | 1979-12-17 | Voltage controlled oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5686509A (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58118135A (ja) * | 1982-01-06 | 1983-07-14 | Hitachi Ltd | ダイナミック型ram |
JPS6139722A (ja) * | 1984-07-31 | 1986-02-25 | Nippon Gakki Seizo Kk | 遅延時間安定化回路 |
JPS62229868A (ja) * | 1986-03-29 | 1987-10-08 | Toshiba Corp | 半導体集積回路装置 |
JPS6324712A (ja) * | 1986-07-17 | 1988-02-02 | Toshiba Corp | Mos型半導体回路 |
JPH02107018A (ja) * | 1988-10-17 | 1990-04-19 | Hitachi Ltd | 電圧制御発振器 |
JPH03167915A (ja) * | 1989-11-27 | 1991-07-19 | Seiko Instr Inc | 信号処理装置 |
JP2840472B2 (ja) * | 1991-03-25 | 1998-12-24 | 三洋電機株式会社 | 電圧制御発振回路 |
US5304955A (en) * | 1992-11-19 | 1994-04-19 | Motorola, Inc. | Voltage controlled oscillator operating with digital controlled loads in a phase lock loop |
KR102352633B1 (ko) | 2014-07-25 | 2022-01-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발진 회로 및 그것을 포함하는 반도체 장치 |
KR102553553B1 (ko) | 2015-06-12 | 2023-07-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치, 및 그 동작 방법 및 전자 기기 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5193850A (en) * | 1975-01-29 | 1976-08-17 | Cmos sadozofukukikairo | |
JPS52123851A (en) * | 1976-04-09 | 1977-10-18 | Rca Corp | Voltage controlled oscillator |
JPS53138264A (en) * | 1977-05-09 | 1978-12-02 | Toshiba Corp | V-f converter |
-
1979
- 1979-12-17 JP JP16369579A patent/JPS5686509A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5193850A (en) * | 1975-01-29 | 1976-08-17 | Cmos sadozofukukikairo | |
JPS52123851A (en) * | 1976-04-09 | 1977-10-18 | Rca Corp | Voltage controlled oscillator |
JPS53138264A (en) * | 1977-05-09 | 1978-12-02 | Toshiba Corp | V-f converter |
Also Published As
Publication number | Publication date |
---|---|
JPS5686509A (en) | 1981-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE31749E (en) | Class B FET amplifier circuit | |
US4891609A (en) | Ring oscillator | |
US5764110A (en) | Voltage controlled ring oscillator stabilized against supply voltage fluctuations | |
US6229403B1 (en) | Voltage-controlled oscillator | |
JPH0468861B2 (ja) | ||
JPS61105111A (ja) | 電圧制御発振回路 | |
JPS6153759A (ja) | 発振回路 | |
JPS5852364B2 (ja) | コンプリメンタリ mos トランジスタハツシンキ | |
US4786824A (en) | Input signal level detecting circuit | |
US6724268B2 (en) | Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator | |
US20030107445A1 (en) | Oscillator circuit | |
JPH0258806B2 (ja) | ||
US5945883A (en) | Voltage controlled ring oscillator stabilized against supply voltage fluctuations | |
US4267501A (en) | NMOS Voltage reference generator | |
US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
US20050094421A1 (en) | Integrated charge pump voltage converter | |
JPS59175218A (ja) | Cmosインバ−タ | |
JPH0621776A (ja) | 電圧制御型発振回路 | |
US4032864A (en) | Electronic circuit having a misfet as an amplifying element | |
JPH0479170B2 (ja) | ||
JPH0427729B2 (ja) | ||
JPS63119315A (ja) | 電圧制御発振器 | |
US5589784A (en) | Method and apparatus for detecting changes in a clock signal to static states | |
US20050110583A1 (en) | Reference voltage generator for logic elements providing stable and predefined gate propagation time | |
JPH05268002A (ja) | 電圧制御発振器 |