JPS59174741U - デイジタル集積回路 - Google Patents
デイジタル集積回路Info
- Publication number
- JPS59174741U JPS59174741U JP6907283U JP6907283U JPS59174741U JP S59174741 U JPS59174741 U JP S59174741U JP 6907283 U JP6907283 U JP 6907283U JP 6907283 U JP6907283 U JP 6907283U JP S59174741 U JPS59174741 U JP S59174741U
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- digital integrated
- polarity
- abstract
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は書込データがP論理のときのディジタル出力回
路構成図、第2図a ” bは書込データがN論理のと
きのディジタル出力回路構成図、第3図は従来のフリッ
プ・フロップ機能をもつディジタル集積回路図、第4図
は本考案によるレジスタ機能をもったディジタル集積回
路の回路構成図、第5図は本考案の他の実施例のレジス
タ機能をもったディジタル集積回路図である。 1・・・フリップ・フロップ、2・・・インバータ、8
・・・ディジタル集積回路、9.10・・・ANDゲー
ト、11・・・ORゲート。
路構成図、第2図a ” bは書込データがN論理のと
きのディジタル出力回路構成図、第3図は従来のフリッ
プ・フロップ機能をもつディジタル集積回路図、第4図
は本考案によるレジスタ機能をもったディジタル集積回
路の回路構成図、第5図は本考案の他の実施例のレジス
タ機能をもったディジタル集積回路図である。 1・・・フリップ・フロップ、2・・・インバータ、8
・・・ディジタル集積回路、9.10・・・ANDゲー
ト、11・・・ORゲート。
Claims (1)
- レジスタを含むディジタル集積回路において、前記ディ
ジタル集積回路からの読出しデータの極性を前記ディジ
タル集積回路への外部信号により書込データの極性と同
一または反転させる手段を設けたことを特徴とするディ
ジタル集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6907283U JPS59174741U (ja) | 1983-05-11 | 1983-05-11 | デイジタル集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6907283U JPS59174741U (ja) | 1983-05-11 | 1983-05-11 | デイジタル集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59174741U true JPS59174741U (ja) | 1984-11-21 |
Family
ID=30199235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6907283U Pending JPS59174741U (ja) | 1983-05-11 | 1983-05-11 | デイジタル集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59174741U (ja) |
-
1983
- 1983-05-11 JP JP6907283U patent/JPS59174741U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59174741U (ja) | デイジタル集積回路 | |
JPS5942640U (ja) | フリツプフロツプ回路 | |
JPS5933334U (ja) | フリツプフロツプ回路 | |
JPS61334U (ja) | トライステ−トゲ−ト素子チツプ | |
JPS6115834U (ja) | フリツプフロツプ回路 | |
JPS6020695U (ja) | 入力信号検出回路 | |
JPS59189336U (ja) | 入力回路 | |
JPS58107633U (ja) | 出力回路 | |
JPS60109102U (ja) | デジタル制御回路 | |
JPS59118036U (ja) | デ−タ入力回路 | |
JPS5893046U (ja) | 半導体論理回路 | |
JPS5837229U (ja) | 論理回路 | |
JPS62175499U (ja) | ||
JPS58127729U (ja) | 入力回路 | |
JPS582040U (ja) | デ−タ処理装置におけるクロック回路 | |
JPS5897800U (ja) | メモリ装置 | |
JPS6113398U (ja) | 集積回路 | |
JPS5922533U (ja) | フリツプフロツプ回路 | |
JPS59161185U (ja) | デジタル画像表示回路 | |
JPS5847945U (ja) | 要求信号処理回路 | |
JPS6135437U (ja) | セツト・リセツトフリツプフロツプ回路 | |
JPS5952753U (ja) | 信号伝達回路 | |
JPS6039161U (ja) | 記憶保護手段を有する記憶装置 | |
JPS58129744U (ja) | 優先回路を有するtフリツプフロツプ回路 | |
JPS60180135U (ja) | 信号発生回路 |