JPS582040U - デ−タ処理装置におけるクロック回路 - Google Patents
デ−タ処理装置におけるクロック回路Info
- Publication number
- JPS582040U JPS582040U JP7336082U JP7336082U JPS582040U JP S582040 U JPS582040 U JP S582040U JP 7336082 U JP7336082 U JP 7336082U JP 7336082 U JP7336082 U JP 7336082U JP S582040 U JPS582040 U JP S582040U
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- clock circuit
- period
- logic value
- processing equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は誤り訂正回路を附加した記憶装置のブロック図
、第2図は本考案の1実施例のブロック図、第3図及び
第4図はそれぞれ第2図の動作を説明する図である。 15・・・・・・発振器、16ないし18・・・・・・
ラリツブ・フロップ、19.20・・・・”・・AND
回路、21・・・・・・NANDAND回路・・・・・
・OR回路、23・・回合、定ゲート付きAND回路、
24・・・・・・否定回路、*FCK・・曲読出しクロ
ック。
、第2図は本考案の1実施例のブロック図、第3図及び
第4図はそれぞれ第2図の動作を説明する図である。 15・・・・・・発振器、16ないし18・・・・・・
ラリツブ・フロップ、19.20・・・・”・・AND
回路、21・・・・・・NANDAND回路・・・・・
・OR回路、23・・回合、定ゲート付きAND回路、
24・・・・・・否定回路、*FCK・・曲読出しクロ
ック。
Claims (1)
- データ処理装置におけるクロック回路において、所定の
外部信号が所定値を有していない場合には期間t、□の
間は論理値Aとなる・と共に上記期間t1よりは長い期
間t2の間は論理値Aを反転した論理値Bとなるような
りロック信号を出力する第1の手段と、上記所定の外部
信号の状態に応じて上記第1の手段を制御する第2の手
段とを備え、且つ上記第1の手段から出力されるクロッ
ク信号の状態が論理値Aであるときに上記所定の外部信
号が所定値になった場合には、当該論理値Aの状態を上
記期間t1より長くするように構成されたことを特徴と
するデータ処理装置のクロック回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7336082U JPS5840417Y2 (ja) | 1982-05-19 | 1982-05-19 | デ−タ処理装置におけるクロック回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7336082U JPS5840417Y2 (ja) | 1982-05-19 | 1982-05-19 | デ−タ処理装置におけるクロック回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS582040U true JPS582040U (ja) | 1983-01-07 |
JPS5840417Y2 JPS5840417Y2 (ja) | 1983-09-12 |
Family
ID=29869140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7336082U Expired JPS5840417Y2 (ja) | 1982-05-19 | 1982-05-19 | デ−タ処理装置におけるクロック回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5840417Y2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0465423U (ja) * | 1990-10-19 | 1992-06-08 |
-
1982
- 1982-05-19 JP JP7336082U patent/JPS5840417Y2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0465423U (ja) * | 1990-10-19 | 1992-06-08 |
Also Published As
Publication number | Publication date |
---|---|
JPS5840417Y2 (ja) | 1983-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS582040U (ja) | デ−タ処理装置におけるクロック回路 | |
JPS5942640U (ja) | フリツプフロツプ回路 | |
JPS5996610U (ja) | バス異常検出回路 | |
JPS6020695U (ja) | 入力信号検出回路 | |
JPS59174741U (ja) | デイジタル集積回路 | |
JPS59130144U (ja) | パリテイ・チエツク回路 | |
JPS5850738U (ja) | 信号安定化回路 | |
JPS59189336U (ja) | 入力回路 | |
JPS5881655U (ja) | 比較回路 | |
JPS6135437U (ja) | セツト・リセツトフリツプフロツプ回路 | |
JPS60100851U (ja) | メモリ−装置 | |
JPS60145753U (ja) | 非同期確認補助回路 | |
JPS60636U (ja) | 乗算回路 | |
JPS60109102U (ja) | デジタル制御回路 | |
JPS6133149U (ja) | 誤り情報除去装置 | |
JPS58107633U (ja) | 出力回路 | |
JPS58149822U (ja) | フリツプ・フロツプ回路 | |
JPS601037U (ja) | 二者択一回路 | |
JPS6087040U (ja) | デジタルリミツタ回路 | |
JPS5847945U (ja) | 要求信号処理回路 | |
JPS6113398U (ja) | 集積回路 | |
JPS58129744U (ja) | 優先回路を有するtフリツプフロツプ回路 | |
JPS5933334U (ja) | フリツプフロツプ回路 | |
JPS59134948U (ja) | 現用予備切替論理回路 | |
JPS59119644U (ja) | ゲ−トアレ−ic |