JPS59159583A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPS59159583A JPS59159583A JP58032764A JP3276483A JPS59159583A JP S59159583 A JPS59159583 A JP S59159583A JP 58032764 A JP58032764 A JP 58032764A JP 3276483 A JP3276483 A JP 3276483A JP S59159583 A JPS59159583 A JP S59159583A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- wire bonding
- laser diode
- wire
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/02208—Mountings; Housings characterised by the shape of the housings
- H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体発光装置、例えばレーザダイオードのご
とき発光素子の電極取り出し技術に関する。
とき発光素子の電極取り出し技術に関する。
レーザダイオードなステム上に組み立て電極取り出しを
行なうため本願発明者等はこれまで下記の構造を考えた
。すなわち、第1図に示すように、サブマウントと称す
る5iC(炭火シリコン)等の高耐熱性絶縁基板10表
面にクロム・金・半田を順次積層してなる金属被膜2を
形成し、この金属被膜2の上の一部にレーザダイオード
素子(発光素子)3を載せると同時に、金属被膜2の上
の他の一部に金ベディスクルと称する金箔の小片4を載
せて加熱することにより上記金属被膜表面の半田を溶か
してレーザダイオード素子と金ベディスタルを絶縁基板
1上に溶着固定す゛る。レーザダイオード素子からの電
極取り出しは、同図に示すようにレーザダイオード素子
3の上面電極に直接に金線5をワイヤボンディングし、
下面電極は金属被膜2を介して電気的に接続する金ペデ
ィスタル4上に金線6をワイヤボンディングすることに
より行なう。
行なうため本願発明者等はこれまで下記の構造を考えた
。すなわち、第1図に示すように、サブマウントと称す
る5iC(炭火シリコン)等の高耐熱性絶縁基板10表
面にクロム・金・半田を順次積層してなる金属被膜2を
形成し、この金属被膜2の上の一部にレーザダイオード
素子(発光素子)3を載せると同時に、金属被膜2の上
の他の一部に金ベディスクルと称する金箔の小片4を載
せて加熱することにより上記金属被膜表面の半田を溶か
してレーザダイオード素子と金ベディスタルを絶縁基板
1上に溶着固定す゛る。レーザダイオード素子からの電
極取り出しは、同図に示すようにレーザダイオード素子
3の上面電極に直接に金線5をワイヤボンディングし、
下面電極は金属被膜2を介して電気的に接続する金ペデ
ィスタル4上に金線6をワイヤボンディングすることに
より行なう。
なお、上記絶縁基板1は後記する別の銅等からなるステ
ムに取付けられ、ワイヤボンディングされた各金線はス
テム上のリードに接続される。
ムに取付けられ、ワイヤボンディングされた各金線はス
テム上のリードに接続される。
上記のSiCからなる絶縁基板10寸法は、たとえば縦
横0.5111mX1.OwL、厚さ0.2膓程度で極
めて微小であり、この上にレーザダイオード素子及び金
ベディスタルを半田付けするために同時に載せることは
困難で、その自動組立化の大きな障害になっている。本
発明はかかる問題を解決したものである。
横0.5111mX1.OwL、厚さ0.2膓程度で極
めて微小であり、この上にレーザダイオード素子及び金
ベディスタルを半田付けするために同時に載せることは
困難で、その自動組立化の大きな障害になっている。本
発明はかかる問題を解決したものである。
本発明の目的はレーザダイオードの組立の合理化ができ
る電極取り出し構造の提供にある。
る電極取り出し構造の提供にある。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、絶縁基板の一主表面上の全面又は
一部に金被膜が形成され、この金被膜表面上の一部に半
田材を介してレーザダイオード素子が取り付けられ、こ
のレーザダイオード素子の上面はその一つの電極取り出
しのためのワイヤボンディング部であるとともに金被膜
表面の他部はレーザダイオード素子の他の一つの電極取
り出しのためのワイヤボンディング部であることによっ
て、レーザダイオードの組立の自動化を可能とする発明
の目的を達成するものである。
を簡単に説明すれば、絶縁基板の一主表面上の全面又は
一部に金被膜が形成され、この金被膜表面上の一部に半
田材を介してレーザダイオード素子が取り付けられ、こ
のレーザダイオード素子の上面はその一つの電極取り出
しのためのワイヤボンディング部であるとともに金被膜
表面の他部はレーザダイオード素子の他の一つの電極取
り出しのためのワイヤボンディング部であることによっ
て、レーザダイオードの組立の自動化を可能とする発明
の目的を達成するものである。
第2図〜第9図は本発明による半導体発光装置の一実施
例をその組立工程の各形態により示す工程断面図である
。
例をその組立工程の各形態により示す工程断面図である
。
+11 第2図において、10は厚さ0.2鵡のSi
C基板(ウェハ)であってこの基板の上面上の全面に接
合性を良くするためCr(クロム)又はTi(チタン)
等の金属の薄膜11を蒸着又はスパッタにより形成し、
その上にAu(金)の薄膜12を蒸着又はスパッタによ
り形成する。なお、SiC基板10の下面にもAu等の
金属が蒸着されるが、このための説明及び図面は省略す
る。
C基板(ウェハ)であってこの基板の上面上の全面に接
合性を良くするためCr(クロム)又はTi(チタン)
等の金属の薄膜11を蒸着又はスパッタにより形成し、
その上にAu(金)の薄膜12を蒸着又はスパッタによ
り形成する。なお、SiC基板10の下面にもAu等の
金属が蒸着されるが、このための説明及び図面は省略す
る。
(2)ホトレジストマスク(図示しない)を用いて上記
Cr等及びA 11の薄膜11.12をベレットボンデ
ィング及びワイヤボンディングされる部分をのこして第
3図に示すように不要部をバターニング(ホトエッチ)
により除去する。この場合バターニングされる部分には
SiC基板のスクライプ領域(S)を含むものである。
Cr等及びA 11の薄膜11.12をベレットボンデ
ィング及びワイヤボンディングされる部分をのこして第
3図に示すように不要部をバターニング(ホトエッチ)
により除去する。この場合バターニングされる部分には
SiC基板のスクライプ領域(S)を含むものである。
(31Au等の薄膜の上でレーザダイオード素子を取り
付ける部分に不要な金属拡散を阻止するためのバリアメ
タルとして、Cr (クローム)、Ti(チタン)、W
(タングステン)、Ta(タンタル)等から選択し、本
バリアメタル上に半田との濡れ性の良好なAu(金)、
pt(白金)、Pd(バ2ジウム)等を形成した金属被
膜13を第4図に示すように選択的に形成する。この金
属被膜13の選択形成にはホトレジストマスク又はリフ
トオフ法(後述する)を用いて行なうものである。
付ける部分に不要な金属拡散を阻止するためのバリアメ
タルとして、Cr (クローム)、Ti(チタン)、W
(タングステン)、Ta(タンタル)等から選択し、本
バリアメタル上に半田との濡れ性の良好なAu(金)、
pt(白金)、Pd(バ2ジウム)等を形成した金属被
膜13を第4図に示すように選択的に形成する。この金
属被膜13の選択形成にはホトレジストマスク又はリフ
トオフ法(後述する)を用いて行なうものである。
(4) バリアメタルとなる金属被膜13上に、半田
をリフトオフ法により形成する。すなわち第5図に示す
ようにレーザダイオード素子をとりつげる部分のみが窓
開するホトレジスト(感光耐食樹脂)マスク14を形成
した上に適当な厚さに半田材(Pb−8n系)15を形
成した後、上記ホトレジスト・マスク特定の有機溶剤を
用いて溶解除去することによりホトレジストマスク上の
半田材を選択的に取り除((第6図参照)。
をリフトオフ法により形成する。すなわち第5図に示す
ようにレーザダイオード素子をとりつげる部分のみが窓
開するホトレジスト(感光耐食樹脂)マスク14を形成
した上に適当な厚さに半田材(Pb−8n系)15を形
成した後、上記ホトレジスト・マスク特定の有機溶剤を
用いて溶解除去することによりホトレジストマスク上の
半田材を選択的に取り除((第6図参照)。
(51SiC基板10をスクライプ領域Sでカットし、
個々のベレットに分割する(第6図、第7図参照)。
個々のベレットに分割する(第6図、第7図参照)。
(6)レーザダイオード素子(Ga As AIj系共
晶半導体結晶の一部に不純物拡散により活性層となるP
n接合を形成し、上下面に電極を設けたもの)16を上
記半田材15の上に示すように載置し、加熱して半田材
を溶かすことにより固定する。
晶半導体結晶の一部に不純物拡散により活性層となるP
n接合を形成し、上下面に電極を設けたもの)16を上
記半田材15の上に示すように載置し、加熱して半田材
を溶かすことにより固定する。
(7)第8図に示すようにレーザダイオード素子16の
上面電極に対して一つのAuワイヤ17を直接にワイヤ
ボンディングするとともにAu被膜12においてダイオ
ード素子の取り付けてない部分に他の1つのAuワイヤ
18をワイヤボンディングにより接続する。第9図は第
8図に対応する平面図である。
上面電極に対して一つのAuワイヤ17を直接にワイヤ
ボンディングするとともにAu被膜12においてダイオ
ード素子の取り付けてない部分に他の1つのAuワイヤ
18をワイヤボンディングにより接続する。第9図は第
8図に対応する平面図である。
なお、ワイヤボンディングを行なう以前にSiC基板1
0は第12図に示すようにステム19上に半田等により
固定され、ワイヤボンディングされたAuワイヤ17.
18の他端をステム上に植設されたリード20にワイヤ
ボンディングにより接続する。同図において21はステ
ムヘッダ、22は光出力モニター用受光素子、23は封
止体であって上部を開口しレーザ光が上方へ向って発振
するようになる。なお、位置精度を確実なものとするた
めに、第12図に示すようにステム19.サブマウント
10およびレーザダイオード(チップ)16のそれぞれ
の端面ば平坦とならないように取り付けた方が好ましい
。
0は第12図に示すようにステム19上に半田等により
固定され、ワイヤボンディングされたAuワイヤ17.
18の他端をステム上に植設されたリード20にワイヤ
ボンディングにより接続する。同図において21はステ
ムヘッダ、22は光出力モニター用受光素子、23は封
止体であって上部を開口しレーザ光が上方へ向って発振
するようになる。なお、位置精度を確実なものとするた
めに、第12図に示すようにステム19.サブマウント
10およびレーザダイオード(チップ)16のそれぞれ
の端面ば平坦とならないように取り付けた方が好ましい
。
上記の実施例で説明した本発明によれば、SiC等の絶
縁基板(又はサブマウントという)上[Au被膜を半田
付けする部分(13)とワイヤボンディング(12)す
る部分とを同時にバターニングにより形成することによ
り、サブマウント上に半田付けするのはレーザダイオー
ド素子チップのみとなるから組立の自動化が容易となろ
う第9図では、レーザダイオード素子を半田付けする部
分とワイヤボンディングする部分を含むAu等の金属被
膜をほとんど全面に形成する場合を示しているがワイヤ
ボンディングされる部分の金属被膜はこれ以外に任意の
形状とすることができる。
縁基板(又はサブマウントという)上[Au被膜を半田
付けする部分(13)とワイヤボンディング(12)す
る部分とを同時にバターニングにより形成することによ
り、サブマウント上に半田付けするのはレーザダイオー
ド素子チップのみとなるから組立の自動化が容易となろ
う第9図では、レーザダイオード素子を半田付けする部
分とワイヤボンディングする部分を含むAu等の金属被
膜をほとんど全面に形成する場合を示しているがワイヤ
ボンディングされる部分の金属被膜はこれ以外に任意の
形状とすることができる。
第10図ではワイヤボンディングされる金属被膜を半凸
形状とした場合の例を示し、ワイヤポンディング位置は
いくぶん限定されることになる。
形状とした場合の例を示し、ワイヤポンディング位置は
いくぶん限定されることになる。
第11図は金属被膜におけるワイヤボンディングされる
部分を2つの部分12a、12bに分けて形成した場合
の例を示す。この場合、レーザダイオード素子が半田付
けされた部分と一体の部分12aから切り離された部分
12bKレ一ザダイオード素子上面のワイヤボンディン
グ部から取り出したAuワイヤ17を−たん接続し、こ
こを第2のワイヤボンディング部として新たなAuワイ
ヤ24をワイヤボンディングし外部リードへの電極取り
出し部とする。
部分を2つの部分12a、12bに分けて形成した場合
の例を示す。この場合、レーザダイオード素子が半田付
けされた部分と一体の部分12aから切り離された部分
12bKレ一ザダイオード素子上面のワイヤボンディン
グ部から取り出したAuワイヤ17を−たん接続し、こ
こを第2のワイヤボンディング部として新たなAuワイ
ヤ24をワイヤボンディングし外部リードへの電極取り
出し部とする。
以上実施例で述べた本発明によれば下記のように効果が
得られる。
得られる。
(1) レーザダイオード取り付は部とワイヤボンデ
ィング部を一体に形成することにより従来のようなAu
ベディスクルが不要となり、組立の自動化が実現できる
。
ィング部を一体に形成することにより従来のようなAu
ベディスクルが不要となり、組立の自動化が実現できる
。
(21Auペデイスタルが不要になることにより材料節
減ができる。
減ができる。
(3) ワイヤボンディング部となるAu被膜を2つ
部分に分けて形成することにより、レーザダイオードチ
ップ付けを既に行なったサブマウント毎に[移し変え1
を行なう場合に有利である。
部分に分けて形成することにより、レーザダイオードチ
ップ付けを既に行なったサブマウント毎に[移し変え1
を行なう場合に有利である。
(4) 第2のワイヤボンディング部を設けることに
より、レーザダイオードから直接にリードへのワイヤボ
ンディングによる接続が一度で済み、素子へのストレス
が少なくなり寿命が向上する。
より、レーザダイオードから直接にリードへのワイヤボ
ンディングによる接続が一度で済み、素子へのストレス
が少なくなり寿命が向上する。
15)上記(1)〜(4)により製品の信頼性が向上す
る。
る。
以上本発明者によってなされた実施例にもとづき具体的
に説明したが本発明は上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々に変更可能であ
ることは(・うまでもな℃・。
に説明したが本発明は上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々に変更可能であ
ることは(・うまでもな℃・。
たとえばワイヤボンディング部となるAu被膜の形状を
図示した形状以外の種々の形状をもたせることができる
。
図示した形状以外の種々の形状をもたせることができる
。
本発明はレーザダイオード一般、例えば赤外レーザダイ
オード、可視レーザダイオード等の長波長レーザダイオ
ードの電極取り出し構造に適用できる。さらに本発明は
レーザダイオード以外の半導体発光素子の電極取り出し
構造に応用できるものである。
オード、可視レーザダイオード等の長波長レーザダイオ
ードの電極取り出し構造に適用できる。さらに本発明は
レーザダイオード以外の半導体発光素子の電極取り出し
構造に応用できるものである。
第1図はこれまで使われているレーザターイオードの電
極取り出し構造の一例を示す断面図である。 第2図〜第8図は本発明によるレーザダイオードの電極
取り出し構造の一実施例をその組立工程にしたがって示
す工程断面図である。 第9図〜第11図は本発明によるレーザダイオードの電
極取り出し構造の各実施例を示す平面図である。 第12図はレーザダイオード装置全体の組立後の形状を
示す正面図である。 1・・・SiC基板、2・・・半田被膜、3・・・レー
ザダイオード素子、4・・・金ペディスタル、5,6・
・・金ワイヤ、10・・・SiC基板(ウェハ及びペレ
ット)、11・・・Cr、Ti等の薄膜、12・・・金
被膜、13・・・バリアメタル、14・・・ホトレジス
ト、15・・・半田材、16・・・レーザダイオード素
子(チップ)、17.18・・・金ワイヤ、19・・・
ステム、20・・・リード、21・・・ステムヘッダ、
22・・・光出力モニタ用受光素子、23・・・封止体
、24・・・金ワイヤ、S・・・スクライプ(ダイシン
グ)領域。 第 1 図 第 2 図 /2 第 4 図 第 6 図 390 竺9図 第10図 /−?
極取り出し構造の一例を示す断面図である。 第2図〜第8図は本発明によるレーザダイオードの電極
取り出し構造の一実施例をその組立工程にしたがって示
す工程断面図である。 第9図〜第11図は本発明によるレーザダイオードの電
極取り出し構造の各実施例を示す平面図である。 第12図はレーザダイオード装置全体の組立後の形状を
示す正面図である。 1・・・SiC基板、2・・・半田被膜、3・・・レー
ザダイオード素子、4・・・金ペディスタル、5,6・
・・金ワイヤ、10・・・SiC基板(ウェハ及びペレ
ット)、11・・・Cr、Ti等の薄膜、12・・・金
被膜、13・・・バリアメタル、14・・・ホトレジス
ト、15・・・半田材、16・・・レーザダイオード素
子(チップ)、17.18・・・金ワイヤ、19・・・
ステム、20・・・リード、21・・・ステムヘッダ、
22・・・光出力モニタ用受光素子、23・・・封止体
、24・・・金ワイヤ、S・・・スクライプ(ダイシン
グ)領域。 第 1 図 第 2 図 /2 第 4 図 第 6 図 390 竺9図 第10図 /−?
Claims (1)
- 【特許請求の範囲】 1、絶縁基板の一生表面上の全面又は一部に金被膜が形
成され、上記金被膜表面上の一部に半田材を介して発光
素子が取り付けられ、上記発光素子の上面はその一つの
電極取り出しのためのワイヤボンディング部であるとと
もに上記金被膜表面上の他部は上記発光素子の他の一つ
の電極取り出しのためのワイヤボンディング部であるこ
とを特徴とする半導体発光装置。 2、上記ワイヤボンディング部となる金被膜は2つの部
分に分けて絶縁基板上に形成され、第1の金被膜上の一
部に半田材を介して発光素子が取り付けられ、発光素子
の上面のワイヤボンディング部から取り出したワイヤは
第2の金被膜上に接続されるとともに、この第2の金被
膜は一つの電極取り出しのための第2のワイヤボンディ
ング部となっている。許請求の範囲第1項に記載の半導
体発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58032764A JPS59159583A (ja) | 1983-03-02 | 1983-03-02 | 半導体発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58032764A JPS59159583A (ja) | 1983-03-02 | 1983-03-02 | 半導体発光装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59159583A true JPS59159583A (ja) | 1984-09-10 |
JPH0470793B2 JPH0470793B2 (ja) | 1992-11-11 |
Family
ID=12367904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58032764A Granted JPS59159583A (ja) | 1983-03-02 | 1983-03-02 | 半導体発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59159583A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61208887A (ja) * | 1985-03-13 | 1986-09-17 | Rohm Co Ltd | 半導体レ−ザ装置 |
JPS6428973A (en) * | 1987-07-24 | 1989-01-31 | Mitsubishi Electric Corp | Member for mounting optical semiconductor element chip |
US7075960B2 (en) | 2003-01-10 | 2006-07-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser apparatus and production method thereof |
WO2006098454A1 (ja) * | 2005-03-18 | 2006-09-21 | Dowa Electronics Materials Co., Ltd. | サブマウントおよびその製造方法 |
JP2006261569A (ja) * | 2005-03-18 | 2006-09-28 | Dowa Mining Co Ltd | サブマウントおよびその製造方法 |
JP2010283197A (ja) * | 2009-06-05 | 2010-12-16 | Mitsubishi Electric Corp | レーザダイオード装置およびレーザダイオード装置の製造方法 |
JP2012514860A (ja) * | 2009-01-09 | 2012-06-28 | シーアン フォーカスライト テクノロジーズ カンパニー リミッテッド | 高出力半導体レーザおよびその製造方法 |
JP2014139997A (ja) * | 2013-01-21 | 2014-07-31 | Rohm Co Ltd | 発光素子および発光素子パッケージ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4940396A (ja) * | 1972-08-25 | 1974-04-15 | ||
JPS5693387A (en) * | 1979-12-26 | 1981-07-28 | Matsushita Electric Ind Co Ltd | Semiconductor laser device |
JPS5822760U (ja) * | 1981-08-05 | 1983-02-12 | 株式会社日立製作所 | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5822760B2 (ja) * | 1980-02-07 | 1983-05-11 | 工業技術院長 | インフラサウンド用低域濾過装置 |
-
1983
- 1983-03-02 JP JP58032764A patent/JPS59159583A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4940396A (ja) * | 1972-08-25 | 1974-04-15 | ||
JPS5693387A (en) * | 1979-12-26 | 1981-07-28 | Matsushita Electric Ind Co Ltd | Semiconductor laser device |
JPS5822760U (ja) * | 1981-08-05 | 1983-02-12 | 株式会社日立製作所 | 半導体装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61208887A (ja) * | 1985-03-13 | 1986-09-17 | Rohm Co Ltd | 半導体レ−ザ装置 |
JPS6428973A (en) * | 1987-07-24 | 1989-01-31 | Mitsubishi Electric Corp | Member for mounting optical semiconductor element chip |
US7075960B2 (en) | 2003-01-10 | 2006-07-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser apparatus and production method thereof |
US7362785B2 (en) | 2003-01-10 | 2008-04-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser apparatus and production method thereof |
WO2006098454A1 (ja) * | 2005-03-18 | 2006-09-21 | Dowa Electronics Materials Co., Ltd. | サブマウントおよびその製造方法 |
JP2006261569A (ja) * | 2005-03-18 | 2006-09-28 | Dowa Mining Co Ltd | サブマウントおよびその製造方法 |
US8472208B2 (en) | 2005-03-18 | 2013-06-25 | Dowa Electronics Materials Co., Ltd. | Submount and method of manufacturing the same |
US8581106B2 (en) | 2005-03-18 | 2013-11-12 | Dowa Electronics Materials Co., Ltd. | Submount |
TWI462236B (zh) * | 2005-03-18 | 2014-11-21 | Dowa Electronics Materials Co | 副載置片及其製造方法 |
JP2012514860A (ja) * | 2009-01-09 | 2012-06-28 | シーアン フォーカスライト テクノロジーズ カンパニー リミッテッド | 高出力半導体レーザおよびその製造方法 |
JP2010283197A (ja) * | 2009-06-05 | 2010-12-16 | Mitsubishi Electric Corp | レーザダイオード装置およびレーザダイオード装置の製造方法 |
JP2014139997A (ja) * | 2013-01-21 | 2014-07-31 | Rohm Co Ltd | 発光素子および発光素子パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JPH0470793B2 (ja) | 1992-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6720206B2 (en) | Method for manufacturing digital micro-mirror device (DMD) packages | |
JPH04326534A (ja) | 半導体装置のチップボンディング方法 | |
JP2653179B2 (ja) | 集積回路装置用バンプ電極の製造方法 | |
JP2008543049A (ja) | 半導体パッケージ及び同パッケージを形成する方法 | |
US5247203A (en) | Semiconductor device mounted on a heat sink with an intervening amorphous semiconductor material | |
JP2001144125A (ja) | 半導体装置および半導体装置の形成方法 | |
JPS59159583A (ja) | 半導体発光装置 | |
JP4822155B2 (ja) | サブマウント及びその製造方法 | |
US4229758A (en) | Package for semiconductor devices with first and second metal layers on the substrate of said package | |
JP5560468B2 (ja) | 薄膜サーミスタセンサおよびその製造方法 | |
JPH04186688A (ja) | 半導体レーザ装置 | |
JPH03101234A (ja) | 半導体装置の製造方法 | |
JP3869755B2 (ja) | 半導体装置 | |
JPH0629627A (ja) | 半導体装置 | |
JPH11145489A (ja) | 赤外線センサーおよびその製造方法 | |
JPH08307192A (ja) | 表面弾性波デバイス | |
JPS6366062B2 (ja) | ||
JPH0793329B2 (ja) | 半導体ペレツトの固定方法 | |
JPS5928049B2 (ja) | 半導体装置のリ−ド接続方法 | |
JPS6155778B2 (ja) | ||
JPH0637139A (ja) | 半導体装置の製造方法 | |
JPS615593A (ja) | 発光電子装置およびその製造方法 | |
JPH05267361A (ja) | 半導体装置およびその製造方法 | |
JPS61156824A (ja) | 半導体装置 | |
JP2005310936A (ja) | 素子形成基板及びその製造方法 |