JPS6155778B2 - - Google Patents
Info
- Publication number
- JPS6155778B2 JPS6155778B2 JP51142601A JP14260176A JPS6155778B2 JP S6155778 B2 JPS6155778 B2 JP S6155778B2 JP 51142601 A JP51142601 A JP 51142601A JP 14260176 A JP14260176 A JP 14260176A JP S6155778 B2 JPS6155778 B2 JP S6155778B2
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- semiconductor device
- low melting
- chip
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000000919 ceramic Substances 0.000 claims abstract description 25
- 239000011521 glass Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 22
- 238000002844 melting Methods 0.000 claims description 19
- 230000008018 melting Effects 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims 1
- 230000001070 adhesive effect Effects 0.000 claims 1
- 238000007789 sealing Methods 0.000 abstract description 7
- 239000010931 gold Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910000676 Si alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052839 forsterite Inorganic materials 0.000 description 2
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 2
- -1 steatite Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、低融点硝子を用いて封止する半導体
装置の改良に関するものである。
装置の改良に関するものである。
従来の低融点硝子封止型半導体装置の構造は、
半導体素子を塔載するセラミツク基板とセラミツ
クキヤツプとにはさまれたリードフレームが、低
融点硝子によつて封着されたもので、その内部空
間部のセラミツク基板上に半導体素子が固着さ
れ、金属細線によつて素子電極と内部リード先端
とが接続されたものである。
半導体素子を塔載するセラミツク基板とセラミツ
クキヤツプとにはさまれたリードフレームが、低
融点硝子によつて封着されたもので、その内部空
間部のセラミツク基板上に半導体素子が固着さ
れ、金属細線によつて素子電極と内部リード先端
とが接続されたものである。
第１図は、従来の低融点硝子封止型半導体装置
のキヤツプ取り付け前の部分断面斜視図である。
のキヤツプ取り付け前の部分断面斜視図である。
すなわち、アルミナやステアタイト、フオルス
テライト等のセラミツク基板１のほぼ中央の凹部
に、半導体素子２（以下チツプと称す）を接続す
る為の半導体素子固着部（以下アイランド部３と
呼ぶ）となるメタライズ層がAuペーストにより
つくられている。次にFe―Ni合金から成るリー
ドフレームの放射状に配置された内部リード６
は、アイランド部３の凹部周辺から基板１に重ね
合わされて、PbO―B2O3―ZnO系の低融点硝子５
によつて接着されている。
テライト等のセラミツク基板１のほぼ中央の凹部
に、半導体素子２（以下チツプと称す）を接続す
る為の半導体素子固着部（以下アイランド部３と
呼ぶ）となるメタライズ層がAuペーストにより
つくられている。次にFe―Ni合金から成るリー
ドフレームの放射状に配置された内部リード６
は、アイランド部３の凹部周辺から基板１に重ね
合わされて、PbO―B2O3―ZnO系の低融点硝子５
によつて接着されている。
又、内部リード６の先端にはアルミニウム又は
金が被着されている。
金が被着されている。
この様に構成された半導体用容器は、アイラン
ド部３にチツプ２を接着した後チツプ電極と内部
リード６の先端との間を金属細線で結線し、セラ
ミツクキヤツプ（図示せず）を低融点硝子を用い
て封止して使用するものである。
ド部３にチツプ２を接着した後チツプ電極と内部
リード６の先端との間を金属細線で結線し、セラ
ミツクキヤツプ（図示せず）を低融点硝子を用い
て封止して使用するものである。
第２図ａ〜ｄは、上述の従来の低融点硝子封止
型半導体装置の製造手順を示すものである。まず
ａは、セラミツク基板１をヒーターブロツク７の
上にのせ、450〜480℃に加熱して低融点硝子５を
軟化させ、次に個々の半導体装置用に切り離され
た個別リードフレーム１４を、前記軟化した硝子
５の上に位置合せして固着する。次にｂは、400
℃前後に加熱されたヒーターブロツク７上に載置
したセラミツク基板１のアイランド部３上にチツ
プ２をのせて摺動させ、AuペーストとSiチツプ
の間にAu―Si合金を生成させて接着させる。ｃ
の工程は、超音波ボンダーによつて内部リード６
の先端とチツプ２の電極とを金属細線８で結線す
る。ｄの工程は、低融点硝子５がグレーズされた
セラミツクキヤツプ９を封入治具（図示せず）に
セツトし、この治具をベルト炉に入れて封着する
ものである。この半導体装置の欠点は、リードフ
レームを個々に分離して基板に硝子で融着する構
造であるために、このリードフレームの取り付け
作業が短時間に大量にできないこと、次に基板へ
の半導体素子の固着及び金属細線によるチツプ電
極と内部リード先端との結線において自動機によ
る作業が難しい事、又キヤツプ封入作業の能率が
悪い事などが欠点となつていた。このため、リー
ドフレームを個々の半導体装置用に個別に切り離
すことなく複数個を連ねたままの状態で、自動機
を用いて半導体装置を組み立てる方法が行われて
いるが、この方法による半導体装置は、半導体素
子固着部がセラミツク基板上ではなくリードフレ
ームに形成されたアイランド部であるため、この
アイランド部が封止後に容器内で浮いた状態とな
つて半導体素子からの熱伝導が悪くなり、又振動
等に対しても強度的に不安定なものであつた。
型半導体装置の製造手順を示すものである。まず
ａは、セラミツク基板１をヒーターブロツク７の
上にのせ、450〜480℃に加熱して低融点硝子５を
軟化させ、次に個々の半導体装置用に切り離され
た個別リードフレーム１４を、前記軟化した硝子
５の上に位置合せして固着する。次にｂは、400
℃前後に加熱されたヒーターブロツク７上に載置
したセラミツク基板１のアイランド部３上にチツ
プ２をのせて摺動させ、AuペーストとSiチツプ
の間にAu―Si合金を生成させて接着させる。ｃ
の工程は、超音波ボンダーによつて内部リード６
の先端とチツプ２の電極とを金属細線８で結線す
る。ｄの工程は、低融点硝子５がグレーズされた
セラミツクキヤツプ９を封入治具（図示せず）に
セツトし、この治具をベルト炉に入れて封着する
ものである。この半導体装置の欠点は、リードフ
レームを個々に分離して基板に硝子で融着する構
造であるために、このリードフレームの取り付け
作業が短時間に大量にできないこと、次に基板へ
の半導体素子の固着及び金属細線によるチツプ電
極と内部リード先端との結線において自動機によ
る作業が難しい事、又キヤツプ封入作業の能率が
悪い事などが欠点となつていた。このため、リー
ドフレームを個々の半導体装置用に個別に切り離
すことなく複数個を連ねたままの状態で、自動機
を用いて半導体装置を組み立てる方法が行われて
いるが、この方法による半導体装置は、半導体素
子固着部がセラミツク基板上ではなくリードフレ
ームに形成されたアイランド部であるため、この
アイランド部が封止後に容器内で浮いた状態とな
つて半導体素子からの熱伝導が悪くなり、又振動
等に対しても強度的に不安定なものであつた。
本発明は、これらの欠点を除去し、一連のリー
ドフレームを用いてセラミツク容器で硝子封止し
てなる半導体装置を提供するものである。
ドフレームを用いてセラミツク容器で硝子封止し
てなる半導体装置を提供するものである。
次に、本発明について図面を用いて説明する。
第３図は本発明に用いるリードフレームの基板へ
の取り付け状態を示す平面図、又第４図〜第７図
は本発明の半導体装置の実施例を示すもので、第
１の実施例を第４図の部分断面斜視図と第５図の
断面図に示す。まず、第３図に示す本発明に使用
するリードフレーム１４′は、アイランド部３′が
タイバー１３に連結され、又４は外部リード、６
は内部リードである。このアイランド部３′の連
結のされ方は任意のリードでもよい。この一連の
リードフレーム１４′はエツチング又は打抜きに
より成形される。次に第４図および第５図のよう
にアルミナ、ステアタイト、フオルステライト等
のセラミツク基板１のほぼ中央に、頂面が平面状
の突起１０を設け、この突起の周囲の基板一面に
PbO―B2O3―ZnO系低融点硝子５をグレーズす
る。
第３図は本発明に用いるリードフレームの基板へ
の取り付け状態を示す平面図、又第４図〜第７図
は本発明の半導体装置の実施例を示すもので、第
１の実施例を第４図の部分断面斜視図と第５図の
断面図に示す。まず、第３図に示す本発明に使用
するリードフレーム１４′は、アイランド部３′が
タイバー１３に連結され、又４は外部リード、６
は内部リードである。このアイランド部３′の連
結のされ方は任意のリードでもよい。この一連の
リードフレーム１４′はエツチング又は打抜きに
より成形される。次に第４図および第５図のよう
にアルミナ、ステアタイト、フオルステライト等
のセラミツク基板１のほぼ中央に、頂面が平面状
の突起１０を設け、この突起の周囲の基板一面に
PbO―B2O3―ZnO系低融点硝子５をグレーズす
る。
突起１０はアイランド部３′が浮いた状態にな
るのを支えるために設けられたもので、アイラン
ド部３′と突起１０の頂面との間には熱伝導性ペ
ースト１２を介在させてチツプからの熱放散をよ
くしている。
るのを支えるために設けられたもので、アイラン
ド部３′と突起１０の頂面との間には熱伝導性ペ
ースト１２を介在させてチツプからの熱放散をよ
くしている。
突起１０の周囲のグレーズ面には基板外部に向
け放射状に内部リード６および外部リード４が固
着されている。アイランド部３′にはAuメツキを
１〜２μｍ施し、内部リード６の先端にはAuメ
ツキ又はAl被膜が数μｍ施されている。アイラ
ンド部３′上にはチツプ２がAu―Si合金層を介し
て接着されており、又チツプ２の電極と内部リー
ド６の先端との間はアルミニウム又は金の金属細
線８によつて結線されており、これらの上にセラ
ミツクキヤツプ（図示せず）を被せて低融点硝子
により封着するものである。又外部リード４の表
面にはSnメツキが３〜５μｍの厚さに施されて
防錆及びソケツト差しの時の接触抵抗を低くする
役目をしている。
け放射状に内部リード６および外部リード４が固
着されている。アイランド部３′にはAuメツキを
１〜２μｍ施し、内部リード６の先端にはAuメ
ツキ又はAl被膜が数μｍ施されている。アイラ
ンド部３′上にはチツプ２がAu―Si合金層を介し
て接着されており、又チツプ２の電極と内部リー
ド６の先端との間はアルミニウム又は金の金属細
線８によつて結線されており、これらの上にセラ
ミツクキヤツプ（図示せず）を被せて低融点硝子
により封着するものである。又外部リード４の表
面にはSnメツキが３〜５μｍの厚さに施されて
防錆及びソケツト差しの時の接触抵抗を低くする
役目をしている。
第２の実施例は第６図の断面図に示す如く、ア
イランド部３′の位置が内部リード６の先端位置
よりも低位置になるように折り曲げられたリード
フレームを用い、前述した材質のセラミツク基板
１のほぼ中央にアイランド部３′が収容できる大
きさの凹部１１を設け、凹部１１の底部には良好
なる熱伝導性ペースト１２、例えば低融点硝子に
AgやCuなどの微粒子を混入したペーストにてア
イランド部３′を接着し、チツプ２から発生する
熱をセラミツク基板１の外部に放散する構造であ
る。チツプの接着、金属細線の結線、セラミツク
キヤツプ９の封入は前記と同じである。
イランド部３′の位置が内部リード６の先端位置
よりも低位置になるように折り曲げられたリード
フレームを用い、前述した材質のセラミツク基板
１のほぼ中央にアイランド部３′が収容できる大
きさの凹部１１を設け、凹部１１の底部には良好
なる熱伝導性ペースト１２、例えば低融点硝子に
AgやCuなどの微粒子を混入したペーストにてア
イランド部３′を接着し、チツプ２から発生する
熱をセラミツク基板１の外部に放散する構造であ
る。チツプの接着、金属細線の結線、セラミツク
キヤツプ９の封入は前記と同じである。
第３の実施例は、第７図の断面図に示す如く、
内部リード６の先端がアイランド部３′よりも高
い位置に配置されてチツプ２の電極と内部リード
６の先端とのボンデイング作業性の向上および歩
留りを改良したものである。
内部リード６の先端がアイランド部３′よりも高
い位置に配置されてチツプ２の電極と内部リード
６の先端とのボンデイング作業性の向上および歩
留りを改良したものである。
次に本発明による半導体装置の製造の手順につ
いて、第８図ａ〜ｄの図面を用いて説明する。
いて、第８図ａ〜ｄの図面を用いて説明する。
ａの工程において、まず第３図に示す如く個々
のリードフレームを５〜10個連結した一連のリー
ドフレーム１４′を400℃位の温度のヒーターブロ
ツク７上にセツトする。次にアイランド部３′に
施されたAuメツキ上にSiチツプ２を摺動圧着さ
せるとAu―Si合金が生成し、アイランド部３′に
チツプ２が強固に固着される。ｂの工程におい
て、内部リード先端とチツプ電極とをアルミニウ
ム又は金の金属細線８で超音波ボンダー又は熱圧
着ボンダーにより結線する。ｃの工程において、
低融点硝子５および熱伝導性ペースト１２が付着
された５〜10個のセラミツク基板１′およびこれ
らの基板に対応する低融点硝子５が付着されたセ
ラミツクキヤツプ９が装着できる封入治具１５に
該基板１とリードフレーム１４′を装着し、300〜
350℃で予熱した後にセラミツクキヤツプ９をリ
ードフレーム１４′上にのせて450〜500℃に調節
された中性又は酸化性雰囲気に通す。その結果ｄ
の如くセラミツク基板１及びセラミツクキヤツプ
９にグレーズされた低融点硝子５が軟化溶融して
リードフレーム１４′をはさんで基板とキヤツプ
が封着される。次にこのものにSnメツキ処理、
リード切断、リード折り曲げを施すと気密封止さ
れた低融点硝子封止型半導体装置が得られる。
のリードフレームを５〜10個連結した一連のリー
ドフレーム１４′を400℃位の温度のヒーターブロ
ツク７上にセツトする。次にアイランド部３′に
施されたAuメツキ上にSiチツプ２を摺動圧着さ
せるとAu―Si合金が生成し、アイランド部３′に
チツプ２が強固に固着される。ｂの工程におい
て、内部リード先端とチツプ電極とをアルミニウ
ム又は金の金属細線８で超音波ボンダー又は熱圧
着ボンダーにより結線する。ｃの工程において、
低融点硝子５および熱伝導性ペースト１２が付着
された５〜10個のセラミツク基板１′およびこれ
らの基板に対応する低融点硝子５が付着されたセ
ラミツクキヤツプ９が装着できる封入治具１５に
該基板１とリードフレーム１４′を装着し、300〜
350℃で予熱した後にセラミツクキヤツプ９をリ
ードフレーム１４′上にのせて450〜500℃に調節
された中性又は酸化性雰囲気に通す。その結果ｄ
の如くセラミツク基板１及びセラミツクキヤツプ
９にグレーズされた低融点硝子５が軟化溶融して
リードフレーム１４′をはさんで基板とキヤツプ
が封着される。次にこのものにSnメツキ処理、
リード切断、リード折り曲げを施すと気密封止さ
れた低融点硝子封止型半導体装置が得られる。
以上述べたように、本発明の半導体装置は、
個々のリードフレームが複数個連結された状態で
製造できるので自動機が非常に使り易くなり、従
来の個別のリードフレーム取り付け工程を除去で
き、又アイランド部を外部リードと一体に成形す
るようにすれば、金属細線で従来のように基板上
のアイランド部と内部リードとを接続する必要も
なくなり、大幅な原価低減が可能となるものであ
る。
個々のリードフレームが複数個連結された状態で
製造できるので自動機が非常に使り易くなり、従
来の個別のリードフレーム取り付け工程を除去で
き、又アイランド部を外部リードと一体に成形す
るようにすれば、金属細線で従来のように基板上
のアイランド部と内部リードとを接続する必要も
なくなり、大幅な原価低減が可能となるものであ
る。
第１図は従来の半導体装置の部分断面斜視図、
第２図ａ〜ｄはその製造方法の工程図、第３図は
本発明に用いるリードフレームの基板への取り付
け状態を示す平面図、第４図及び第５図は本発明
の半導体装置の一実施例を示す部分断面斜視図と
その断面図、第６図、第７図は本発明の第２、第
３の実施例を示す断面図、第８図ａ〜ｄは本発明
の半導体装置の製造方法工程図である。 １…セラミツク基板、２…半導体素子、３…ア
イランド部、４…外部リード、５…低融点硝子、
６…内部リード、７…ヒーターブロツク、８…金
属細線、９…セラミツクキヤツプ、１０…突起、
１１…凹部、１２…熱伝導性ペースト、１３…タ
イバー、１４…リードフレーム、１５…封入治
具。
第２図ａ〜ｄはその製造方法の工程図、第３図は
本発明に用いるリードフレームの基板への取り付
け状態を示す平面図、第４図及び第５図は本発明
の半導体装置の一実施例を示す部分断面斜視図と
その断面図、第６図、第７図は本発明の第２、第
３の実施例を示す断面図、第８図ａ〜ｄは本発明
の半導体装置の製造方法工程図である。 １…セラミツク基板、２…半導体素子、３…ア
イランド部、４…外部リード、５…低融点硝子、
６…内部リード、７…ヒーターブロツク、８…金
属細線、９…セラミツクキヤツプ、１０…突起、
１１…凹部、１２…熱伝導性ペースト、１３…タ
イバー、１４…リードフレーム、１５…封入治
具。
Claims (1)
- １ アイランド部に半導体素子が固着され、この
素子と内部リードとが金属細線で接続されている
リードフレームを、セラミツク基板とセラミツク
キヤツプではさんで低融点ガラスで一体に封止す
る構造の半導体装置において、前記アイランド部
とセラミツク基板との間には前記低融点ガラスよ
り熱伝導性の良い接着剤が充填されていることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14260176A JPS5367358A (en) | 1976-11-27 | 1976-11-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14260176A JPS5367358A (en) | 1976-11-27 | 1976-11-27 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5367358A JPS5367358A (en) | 1978-06-15 |
| JPS6155778B2 true JPS6155778B2 (ja) | 1986-11-29 |
Family
ID=15319093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14260176A Granted JPS5367358A (en) | 1976-11-27 | 1976-11-27 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5367358A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60190043U (ja) * | 1984-05-25 | 1985-12-16 | 関西日本電気株式会社 | フラツトパツケ−ジ |
| US4801996A (en) * | 1987-10-14 | 1989-01-31 | Hewlett-Packard Company | Gigahertz rate integrated circuit package incorporating semiconductive MIS power-line substrate |
-
1976
- 1976-11-27 JP JP14260176A patent/JPS5367358A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5367358A (en) | 1978-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11219420A (ja) | Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法 | |
| JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPS60167454A (ja) | 半導体装置 | |
| JP2002110833A (ja) | 半導体装置およびその製造方法 | |
| JPH01115127A (ja) | 半導体装置 | |
| JPS6155778B2 (ja) | ||
| JPS5850021B2 (ja) | 半導体装置の製法 | |
| JPH0817870A (ja) | 半導体装置 | |
| JP4475788B2 (ja) | 半導体装置の製造方法 | |
| JP3086305B2 (ja) | センサー及びその製造方法 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPH06241889A (ja) | 半導体装置 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JPH03105950A (ja) | 半導体集積回路のパッケージ | |
| JPS634350B2 (ja) | ||
| JPS58201388A (ja) | 半導体装置 | |
| JPS598361Y2 (ja) | Ｉｃパツケ−ジ | |
| JPS6231498B2 (ja) | ||
| JPH0756886B2 (ja) | 半導体パッケージの製造方法 | |
| JP2543661Y2 (ja) | マイクロ波トランジスタ | |
| JPH0525182B2 (ja) | ||
| JPH051617B2 (ja) | ||
| JPH0221659B2 (ja) | ||
| JPH03292761A (ja) | チップキャリヤ |