JPS59153494A - モ−タ制御装置 - Google Patents
モ−タ制御装置Info
- Publication number
- JPS59153494A JPS59153494A JP58025897A JP2589783A JPS59153494A JP S59153494 A JPS59153494 A JP S59153494A JP 58025897 A JP58025897 A JP 58025897A JP 2589783 A JP2589783 A JP 2589783A JP S59153494 A JPS59153494 A JP S59153494A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- pulse train
- target
- rotation speed
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/28—Controlling the motor by varying the switching frequency of switches connected to a DC supply and the motor phases
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Ac Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電気自動車等に好適なモータ制御装置に関
する。
する。
従来の電気自動車のモータ制御装置としては、例えば第
１図に示すようなものがある。同図において、指令値発
生回路１からは目標トルクＴ８おまひ目標回転数ｆ８に
相当する信号が出力され、三相正弦波発生回路３からは
、与えられた目標トルクＪ３よび目標回転数に対応する
振幅ａ３よひ周波数を右する三相の正弦波信号Ｒ，Ｓ、
１−が出力される。
１図に示すようなものがある。同図において、指令値発
生回路１からは目標トルクＴ８おまひ目標回転数ｆ８に
相当する信号が出力され、三相正弦波発生回路３からは
、与えられた目標トルクＪ３よび目標回転数に対応する
振幅ａ３よひ周波数を右する三相の正弦波信号Ｒ，Ｓ、
１−が出力される。
次いて、コンパレータ回路４においては、三角波発振器
５から出力される搬送用三角波Ｃ（第２図参照）に基づ
いて、各相の正弦波Ｒ，Ｓ、Ｔを裁断し、これにより６
系統のグー１へ制御用のＰＷＭパルス列ｐＨ（１１−１
〜６）が形成される。
５から出力される搬送用三角波Ｃ（第２図参照）に基づ
いて、各相の正弦波Ｒ，Ｓ、Ｔを裁断し、これにより６
系統のグー１へ制御用のＰＷＭパルス列ｐＨ（１１−１
〜６）が形成される。
次いで、これらのパルス列［〕１〜Ｐ６は、三相ザイリ
スタブリッジ回路７を構成する各サイソスタＧ１〜Ｇ６
へと供給され、これにより車載バッテリ６の出力電圧は
サイリスタブリッジ回路７を介して、直−交変換された
後、交流モータ（誘導モータまたは同期モータ）２へと
供樟される。なＪ′３．８は電諒変動抑制用のコンデン
サである。
スタブリッジ回路７を構成する各サイソスタＧ１〜Ｇ６
へと供給され、これにより車載バッテリ６の出力電圧は
サイリスタブリッジ回路７を介して、直−交変換された
後、交流モータ（誘導モータまたは同期モータ）２へと
供樟される。なＪ′３．８は電諒変動抑制用のコンデン
サである。
しかしながら、このような従来のモータ制御装置にあっ
ては、各相のパルス列Ｐ１〜Ｐ６を１ｑるために、コン
パレータ回路４として細かい補正のできないアナログロ
ンパレータに頼る方式となっていたため、永久磁石回転
器等の制御に必要な複雑な基準波形（発電機として用い
たとき、サイン波よりも台形波の歪んだ方が良い）を１
ｑることができなかったり、あるいはインバータのパワ
ー素子の立も上がり、立ち下がり時間の涯れに起因して
、通常必要な共通オフ時間を設けるための細かい波形補
正ができないという問題点があった。
ては、各相のパルス列Ｐ１〜Ｐ６を１ｑるために、コン
パレータ回路４として細かい補正のできないアナログロ
ンパレータに頼る方式となっていたため、永久磁石回転
器等の制御に必要な複雑な基準波形（発電機として用い
たとき、サイン波よりも台形波の歪んだ方が良い）を１
ｑることができなかったり、あるいはインバータのパワ
ー素子の立も上がり、立ち下がり時間の涯れに起因して
、通常必要な共通オフ時間を設けるための細かい波形補
正ができないという問題点があった。
この発明は、このような従来の問題点に着目してなされ
たもので、その目的どするところは目標トルクおよび目
標回転数に応じて、被制御対象となる交流モータを正確
に該当する１〜ルクおよび回転故に制御できるとともに
、被制御対象となる交流モータに対して任意のアナログ
波形に相当するＰＷＭパルス列の電圧を印加でき、更に
インバータを構成する各ゲート素子に対して任意のデユ
ーティを有づ−るＰＷＭパルス列を供給することを可０
しにすることにある。
たもので、その目的どするところは目標トルクおよび目
標回転数に応じて、被制御対象となる交流モータを正確
に該当する１〜ルクおよび回転故に制御できるとともに
、被制御対象となる交流モータに対して任意のアナログ
波形に相当するＰＷＭパルス列の電圧を印加でき、更に
インバータを構成する各ゲート素子に対して任意のデユ
ーティを有づ−るＰＷＭパルス列を供給することを可０
しにすることにある。
この発明は上記の目的を達成するために、予め各デユー
ティにおけるパルス列を記憶しているメモリマツプより
所望の周波数に合うように順次パルス列データをアクセ
スすることにより、パルス幅変調におりるゲート制御用
パルス列を得るようにしたものである。
ティにおけるパルス列を記憶しているメモリマツプより
所望の周波数に合うように順次パルス列データをアクセ
スすることにより、パルス幅変調におりるゲート制御用
パルス列を得るようにしたものである。
以下に、この発明の好適な一実施例を第３図以下の図面
を用いて詳細に説明する。
を用いて詳細に説明する。
第３図はこの発明に係わるモータ制御装置の電気的な構
成を示すブロック図である。なお、同図において前記第
１図と同一構成部分については同符号を付して説明は省
略する。
成を示すブロック図である。なお、同図において前記第
１図と同一構成部分については同符号を付して説明は省
略する。
第３図にａ５いて、指令値発生回路１からは、被制御対
象となる交流モータ２の目標トルク下８および目標回転
数ｆ８に相当する信号が出力され、この４１：５号は入
力インターフェイス回路９を介してＣＰＵ １０に読込
まれるようになっている。
象となる交流モータ２の目標トルク下８および目標回転
数ｆ８に相当する信号が出力され、この４１：５号は入
力インターフェイス回路９を介してＣＰＵ １０に読込
まれるようになっている。
また、ＲＯＭ１１には本発明に係わるモータ制御用のシ
ステムプログラムが格納されている他、第６図に示づ如
＜（ＦＦ）Ｉｓ個のページエリアが設（プられている。
ステムプログラムが格納されている他、第６図に示づ如
＜（ＦＦ）Ｉｓ個のページエリアが設（プられている。
そして、各ページエリアには、（００）＋ε〜（ＦＦ）
＋ｂ個の相連続するアドレスが設けられており、各アド
レスには８ピントのデータが記憶されている。
＋ｂ個の相連続するアドレスが設けられており、各アド
レスには８ピントのデータが記憶されている。
イして、この８ビツトのデータの上位６ビツトの値は、
第３図に示ゾ各サイリスタ０１〜Ｇ、に対して与えるべ
きＰＷＭパルス列Ｐ＋〜Ｐ６の２値状態に対応している
。
第３図に示ゾ各サイリスタ０１〜Ｇ、に対して与えるべ
きＰＷＭパルス列Ｐ＋〜Ｐ６の２値状態に対応している
。
すなわち、ページエリアの各アドレスには、モータ２に
対して所望のアナログ波形（例えば台形波形）を印加す
るために各グー１〜索子Ｃｘ＝Ｇｂへ供給づるに必要な
ＰＷＭパルス列Ｐ ＋ ” Ｐ ６の１周期を１６等分
し、各時点にＪ３ける２値状態に対応する信＠わが記憶
されている。また、各ページエリアの波形データは、該
当する目標トルクに対応している。なお、第６図のａは
サイリスタＧ６に対応づるパルス列である。
対して所望のアナログ波形（例えば台形波形）を印加す
るために各グー１〜索子Ｃｘ＝Ｇｂへ供給づるに必要な
ＰＷＭパルス列Ｐ ＋ ” Ｐ ６の１周期を１６等分
し、各時点にＪ３ける２値状態に対応する信＠わが記憶
されている。また、各ページエリアの波形データは、該
当する目標トルクに対応している。なお、第６図のａは
サイリスタＧ６に対応づるパルス列である。
ま／ζ、ＲＡＭ１２は、ＣＰＵ １０によって行なわれ
る各種演算のワーキングエリア等として使用されるとと
もに、その演算結果は出力インターフェイス１３を介し
てＰＷＭパルス列Ｐ１〜Ｐ６に′ｌ！換された後、各サ
イリスタＧ＋〜Ｇ６へと供給される。
る各種演算のワーキングエリア等として使用されるとと
もに、その演算結果は出力インターフェイス１３を介し
てＰＷＭパルス列Ｐ１〜Ｐ６に′ｌ！換された後、各サ
イリスタＧ＋〜Ｇ６へと供給される。
次に、第４図はＣＰＵ１０で行なわれる本発明システム
プログラムの構成を説明するためのフローチャートであ
り、以下このフローチャートに従って本発明装置の動作
を系統的に説明する。
プログラムの構成を説明するためのフローチャートであ
り、以下このフローチャートに従って本発明装置の動作
を系統的に説明する。
第４図においてステップ（１）が実行されると、初期値
セット処理により、各ページエリアの何番目のアドレス
であるかを示すアドレス順位レジスタＬの内容はＯにリ
セットされる。
セット処理により、各ページエリアの何番目のアドレス
であるかを示すアドレス順位レジスタＬの内容はＯにリ
セットされる。
次いで、ステップ（２）が実行されると、入力インター
フェイス９を介して目標回転数ｆ”の読込が行なわれ、
この読込まれた回転数データはレジスタＹに格納される
。
フェイス９を介して目標回転数ｆ”の読込が行なわれ、
この読込まれた回転数データはレジスタＹに格納される
。
次いで、ステップ（３）においては、レジスタＹの内容
が零であるか否かに基づいて、ずなわら停止指令である
かの判定が行なわれ、零でない場合には続いてステップ
（４）が実行される。
が零であるか否かに基づいて、ずなわら停止指令である
かの判定が行なわれ、零でない場合には続いてステップ
（４）が実行される。
ステップ（４）では、同様にして入力インターフェイス
９を介して目標トルクＴｔの読込が行なわれ、この読込
まれた目標１〜ルクはレジスタＸに格納される。
９を介して目標トルクＴｔの読込が行なわれ、この読込
まれた目標１〜ルクはレジスタＸに格納される。
次いで、ステップ（５）が実行されると、計時用カウン
タＣの内容はＯにリセットされ、続いてステップ（６）
が実行されると、レジスタＸの内容で特定されるページ
エリアが指定され、かつこの指定されたページエリアの
中でレジスタＬの内容で特定されるアドレスの内容が読
み出され、出力インターフェイス１３を介して外部へ出
力される。これにより、ＰＷＭパルス列の１周期の１／
１６の状態が決定される。
タＣの内容はＯにリセットされ、続いてステップ（６）
が実行されると、レジスタＸの内容で特定されるページ
エリアが指定され、かつこの指定されたページエリアの
中でレジスタＬの内容で特定されるアドレスの内容が読
み出され、出力インターフェイス１３を介して外部へ出
力される。これにより、ＰＷＭパルス列の１周期の１／
１６の状態が決定される。
次いで、ステップ（７）が実行されると、計時カウンタ
Ｃの内容は＋１だけインクリメントされた後、ステップ
（８）に８３いて、レジスタＹに格納された目標回転数
データｆ８の内容との一致が判別され、不一致の場合に
はステップ（９）が繰り返し実行されて基準遅れ時間が
形成され、以後繰り返しステップ（７）→（８）→（９
）→（７）が実行される。
Ｃの内容は＋１だけインクリメントされた後、ステップ
（８）に８３いて、レジスタＹに格納された目標回転数
データｆ８の内容との一致が判別され、不一致の場合に
はステップ（９）が繰り返し実行されて基準遅れ時間が
形成され、以後繰り返しステップ（７）→（８）→（９
）→（７）が実行される。
第５図は、以上説明したフローチャートにＪ５ Ｌプる
、ステップ（７）→（８）→（９）→（７）の閉ループ
において行なわれる周波数追従処理を説明する図で、同
図から明らかなように目標トルクＴ８によってページエ
リアが指定され、かつ目標回転数ｆ８によって各アドレ
スのデータ出力継続時間が可変制御され、これにより周
波数追従処理が行われるのである。
、ステップ（７）→（８）→（９）→（７）の閉ループ
において行なわれる周波数追従処理を説明する図で、同
図から明らかなように目標トルクＴ８によってページエ
リアが指定され、かつ目標回転数ｆ８によって各アドレ
スのデータ出力継続時間が可変制御され、これにより周
波数追従処理が行われるのである。
次いで、目標回転数ｆ＊に相当する時間が経過すると、
ステップ（８）の実行結果はＹＥＳとなり、続いてステ
ップ（１０）が実行されて、ステップ（６）で書換えら
れたＺの内容に対して→〜１インクリメントが行なわれ
、その加算結果がレジスタ１〈に格納される。
ステップ（８）の実行結果はＹＥＳとなり、続いてステ
ップ（１０）が実行されて、ステップ（６）で書換えら
れたＺの内容に対して→〜１インクリメントが行なわれ
、その加算結果がレジスタ１〈に格納される。
次いで、ステップ（１１）が実行されると、ステップ（
１０）で求められたレジスタにの値ｌ〕）ら３ＸＯＯの
減算が行なわれ、これにより該当づるページ１リアの何
番目のアドレスで′ある／ＪＸの半１１定が行なわれ、
その判定結果はレジスタＬに格納される。
１０）で求められたレジスタにの値ｌ〕）ら３ＸＯＯの
減算が行なわれ、これにより該当づるページ１リアの何
番目のアドレスで′ある／ＪＸの半１１定が行なわれ、
その判定結果はレジスタＬに格納される。
次いで、ステップ（１２）が実行されると、レジスタＬ
の内容が（ＦＦ）＋ ６であるｈＸ否ｈ）に基づいて、
各ページエリアの最終アドレスまて゛読出しが完了した
かの判定が行なわれ、その判定結果がＮｏの場合には、
前述したステップ（５）〜（１２）が繰り返し実行され
、該当するアドレスのデータが順次読み出される。
の内容が（ＦＦ）＋ ６であるｈＸ否ｈ）に基づいて、
各ページエリアの最終アドレスまて゛読出しが完了した
かの判定が行なわれ、その判定結果がＮｏの場合には、
前述したステップ（５）〜（１２）が繰り返し実行され
、該当するアドレスのデータが順次読み出される。
これに対して、ステップ（１２）の実行結果！〕りＹＥ
Ｓとなった場合には、レジスタＬの内容【ま再びＯにリ
セットされ、以下ステップ（２）力＼らｎ１述した動作
が繰り返し実行されることになる。
Ｓとなった場合には、レジスタＬの内容【ま再びＯにリ
セットされ、以下ステップ（２）力＼らｎ１述した動作
が繰り返し実行されることになる。
この結果、第６図のメモリマツプに示す如く、各ページ
エリアの各アドレスから読み出された各サイリスタのオ
ンオフ信号が、インターフェイス１３を介して連続的に
外部へと出力さｆし、こｆしににり所望するアナログ波
形に相当するゲートｆＩｉｌｌ Ｉｆｌ用のＰＷＭパル
ス列Ｐ１〜Ｐ６が形成さｒすることになる。
エリアの各アドレスから読み出された各サイリスタのオ
ンオフ信号が、インターフェイス１３を介して連続的に
外部へと出力さｆし、こｆしににり所望するアナログ波
形に相当するゲートｆＩｉｌｌ Ｉｆｌ用のＰＷＭパル
ス列Ｐ１〜Ｐ６が形成さｒすることになる。
カベして、この実施例によればメモリ内に予め所望のア
ナログ波形に相当するゲート制御用ノクルス列の１周期
の当分側した各時点における２値データを記憶させてお
くだけで、任意のアナログ波形に相当覆るゲート制御用
パルス列を得ることができる。つまり、メモリ内に゛格
納しておく！＼ルス列データについては、予め大型コン
ピコ、−夕等（こより正確に計樟されたものを容易に用
意づ゛ることができ、このため在来のアナログコンパレ
ータを使用したＰＷＭ式モータ制御装置に比べ、より正
確なパルス列を簡単に得ることができる。
ナログ波形に相当するゲート制御用ノクルス列の１周期
の当分側した各時点における２値データを記憶させてお
くだけで、任意のアナログ波形に相当覆るゲート制御用
パルス列を得ることができる。つまり、メモリ内に゛格
納しておく！＼ルス列データについては、予め大型コン
ピコ、−夕等（こより正確に計樟されたものを容易に用
意づ゛ることができ、このため在来のアナログコンパレ
ータを使用したＰＷＭ式モータ制御装置に比べ、より正
確なパルス列を簡単に得ることができる。
また、メモリ内容は予め、大型計算機等をイ吏用して高
調波成分を最小にするように設計できる（まかりでなく
、複雑な基準波形に対してもノクルス幅変調出力パルス
列がメモリ内に入って（Ｘるので、従来のようにこれら
の演算を行うための時間が殆どなくなり、位置制御とな
る永久磁石回転器等の高速応答を要求される場合にも対
応できる。
調波成分を最小にするように設計できる（まかりでなく
、複雑な基準波形に対してもノクルス幅変調出力パルス
列がメモリ内に入って（Ｘるので、従来のようにこれら
の演算を行うための時間が殆どなくなり、位置制御とな
る永久磁石回転器等の高速応答を要求される場合にも対
応できる。
以上の実施例の説明でも明らかなように、この発明によ
れば、予め各デユーティにおけるパルス列を記憶してい
るメモリマツプより所望の周波数に合うように順次アク
セス覆ることにより、パルス幅変調信号のパルス列を得
るようにしたため、永久磁石回転器等の複雑な基準波形
に対しても高速応答性を持つ正確なパルス幅変調波形を
得ることができ、更にインバータのパワー素子の立ち上
がり、立ち下がり時間、特性、インタロック時間等も考
慮した高調波成分抑制のための細かい補正ができるとい
う効果が得られる。
れば、予め各デユーティにおけるパルス列を記憶してい
るメモリマツプより所望の周波数に合うように順次アク
セス覆ることにより、パルス幅変調信号のパルス列を得
るようにしたため、永久磁石回転器等の複雑な基準波形
に対しても高速応答性を持つ正確なパルス幅変調波形を
得ることができ、更にインバータのパワー素子の立ち上
がり、立ち下がり時間、特性、インタロック時間等も考
慮した高調波成分抑制のための細かい補正ができるとい
う効果が得られる。
また前記実施例によれば、ハード的な変更なしに基準波
形の変更が行なえる他、アナログ処理に対してノイズに
強くでき、更に複雑な基準波形を発生させる回路が不要
となる等の効果を有するものである。
形の変更が行なえる他、アナログ処理に対してノイズに
強くでき、更に複雑な基準波形を発生させる回路が不要
となる等の効果を有するものである。
第１図は従来装置の電気回路図、第２図は同従来装置に
おける動作波形図、第３図は本発明装置の電気回路図、
第４図は本発明装置のマイクロコンピュータで実行され
るシステムプログラムの構成を示すフローチャート、第
５図は周波数追従制御を説明するための説明図、第６図
はＲＯＭに格納されるメモリマツプを示す図である。 １・・・・・・指令値発生回路 ２・・・・・・交流モータ ６・・・・・・車載バッテリ ７・・・・・・インバータ ８・・・・・・コンデンサ ９・・・・・・入ｈインターフェイス １０・・・ＣＰＵ １１・・・ＲＯＭ １２・・・Ｒ’ＡＭ １３・・・出力インターフェイス 特許出願人 第５図 第６図 了ドレみ デ一り
おける動作波形図、第３図は本発明装置の電気回路図、
第４図は本発明装置のマイクロコンピュータで実行され
るシステムプログラムの構成を示すフローチャート、第
５図は周波数追従制御を説明するための説明図、第６図
はＲＯＭに格納されるメモリマツプを示す図である。 １・・・・・・指令値発生回路 ２・・・・・・交流モータ ６・・・・・・車載バッテリ ７・・・・・・インバータ ８・・・・・・コンデンサ ９・・・・・・入ｈインターフェイス １０・・・ＣＰＵ １１・・・ＲＯＭ １２・・・Ｒ’ＡＭ １３・・・出力インターフェイス 特許出願人 第５図 第６図 了ドレみ デ一り
Claims (1)
- （１）被制御対象となる交流モータの目標ｉ〜ルクＪ５
よび目標回転数に相当するデータを出力する目標値発生
手段と； 前記目標１〜ルクデータで指定される複数のページエリ
アを有するとともに、各ページエリアには前記モータに
対して所望のアナログ波形に相当づるＰＷＭパルス列電
圧電圧加して該当する［−ルクを発生させるに要覆るイ
ンバータ制御用の各相［〕ＷＩＶＩパルス列の１周期を
等分割した各時点の２値状態が順次記憶された記憶部と
； 前記目標回転数データで指定される時間か経過するたび
に、該当づるページエリアに記憶された各相の２値デー
タを順次繰り返し読み出す続出タイミング制御手段と； 前記読み出される各相のインバータ制御用１〕ＷＭパル
ス列でゲート制御され、かつ被制御対象となる交流モー
タ駆動するインバータとからなることを特徴どするモー
タ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58025897A JPS59153494A (ja) | 1983-02-18 | 1983-02-18 | モ−タ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58025897A JPS59153494A (ja) | 1983-02-18 | 1983-02-18 | モ−タ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59153494A true JPS59153494A (ja) | 1984-09-01 |
Family
ID=12178576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58025897A Pending JPS59153494A (ja) | 1983-02-18 | 1983-02-18 | モ−タ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59153494A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02262898A (ja) * | 1989-03-31 | 1990-10-25 | Sharp Corp | 信号発生回路 |
-
1983
- 1983-02-18 JP JP58025897A patent/JPS59153494A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02262898A (ja) * | 1989-03-31 | 1990-10-25 | Sharp Corp | 信号発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58103875A (ja) | パルス幅変調インバータの出力電圧制御装置 | |
| Murai et al. | New PWM method for fully digitized inverters | |
| CA1292769C (en) | Three-phase pwm inverter with speed control and load compensation for aninduction motor | |
| Varnovitsky | A microcomputer-based control signal generator for a three-phase switching power inverter | |
| JPH0634587B2 (ja) | 電圧形インバータ装置 | |
| JPS59153494A (ja) | モ−タ制御装置 | |
| JPH0468867B2 (ja) | ||
| JPH0783613B2 (ja) | インバ−タの制御装置 | |
| JPS58182495A (ja) | 電動機駆動用インバ−タ装置 | |
| Ramshaw et al. | A PWM inverter algorithm for adjustable speed ac drives using a nonconstant voltage source | |
| JP3354465B2 (ja) | 電力変換装置 | |
| JP2582071B2 (ja) | パルス幅変調方式インバ−タの制御装置 | |
| JPS61240859A (ja) | 単相ブリツジインバ−タのｐｗｍ制御方式 | |
| JPH09149654A (ja) | 電動機の交流制御装置 | |
| JPH0549286A (ja) | Ｐｗｍ波形生成方法及びインバータ装置 | |
| KR890000760B1 (ko) | 저출력 교류동기 모터 속도 제어용 dc-ac 변환장치 | |
| JPS61227696A (ja) | インバ−タの制御方法 | |
| JPH0797906B2 (ja) | インバ−タのパルス幅変調信号発生装置 | |
| Brickwedde et al. | Microprocessor controlled 50KVA PWM inverter motor drive | |
| JP2697201B2 (ja) | インバータにおける三相正弦波ｐｗｍの簡略演算方法 | |
| JPS61142970A (ja) | 正弦波デ−タ発生方法 | |
| JP2590458B2 (ja) | デイジタルサ−ボ制御方法 | |
| JPH0447553B2 (ja) | ||
| JPH0732606B2 (ja) | 電流形インバ−タの制御装置 | |
| JPS6329515B2 (ja) |