JPS5914642A - 半導体における選択的ガラスパツシベ−シヨン方法 - Google Patents
半導体における選択的ガラスパツシベ−シヨン方法Info
- Publication number
- JPS5914642A JPS5914642A JP57124622A JP12462282A JPS5914642A JP S5914642 A JPS5914642 A JP S5914642A JP 57124622 A JP57124622 A JP 57124622A JP 12462282 A JP12462282 A JP 12462282A JP S5914642 A JPS5914642 A JP S5914642A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- groove
- glass powder
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体表面及びアイソ゛レート溝中のＰＮ
ジャンクシ冒ン表面へ選択的にガラスパッシベーション
を施す方法に関するものである。
ジャンクシ冒ン表面へ選択的にガラスパッシベーション
を施す方法に関するものである。
従来、半導体表面の安定化を計るため各種の酸化膜でパ
ッジベージ胃ンを行っているが、この膜は薄いので実際
にはこれによって完全にイオンの浸入を防ぐことは困難
である。特にデバイスが高電圧で使用され・る場合Ｃ−
８ジヤンクシ讐ン部分が問題となるが、現在ではガラス
パッジベージ冒アイソレーション溝中に選択的にガラス
粉末を壽密に充填する技術は確立されていないのが現状
である。
ッジベージ胃ンを行っているが、この膜は薄いので実際
にはこれによって完全にイオンの浸入を防ぐことは困難
である。特にデバイスが高電圧で使用され・る場合Ｃ−
８ジヤンクシ讐ン部分が問題となるが、現在ではガラス
パッジベージ冒アイソレーション溝中に選択的にガラス
粉末を壽密に充填する技術は確立されていないのが現状
である。
なお、 ４４．１ｇにおいて１はサブストレート、２は
酸化膜、３は塗膜“を示している。
酸化膜、３は塗膜“を示している。
現在用いられている主な方法は電着法とスクリーン印刷
法であるが、これらは溝中に液中の解離イオンによるガ
スの発生及び焼成過徨での有機バインダーの熱分解によ
るガスのため緻密なガラス層を成虫ずることが出来ない
ばかりか、バインダーの残渣によるイオン源の生成等何
れも信頼性のはガラス粉末を狭隙溝に選択充填させるた
めに派生しているものである。
法であるが、これらは溝中に液中の解離イオンによるガ
スの発生及び焼成過徨での有機バインダーの熱分解によ
るガスのため緻密なガラス層を成虫ずることが出来ない
ばかりか、バインダーの残渣によるイオン源の生成等何
れも信頼性のはガラス粉末を狭隙溝に選択充填させるた
めに派生しているものである。
この発明は上記の事情に等づきなされたもので。
半導体ウェファの表面にパッシベシ冒ン部分を除き特殊
な膜を形成した丙非選択的にガラス粉を沈澱または塗布
し熱処理を施すことにより、緻密で信頼性の高いパッジ
ベージ冒ンを行なうことのできる半導体における選択的
ガラスパッジベージ冒ン方法を提供しようとするもので
ある。
な膜を形成した丙非選択的にガラス粉を沈澱または塗布
し熱処理を施すことにより、緻密で信頼性の高いパッジ
ベージ冒ンを行なうことのできる半導体における選択的
ガラスパッジベージ冒ン方法を提供しようとするもので
ある。
以下南面を参照してこの発明の一実織態様を説明する。
、＠２図に示すようにサブストレート１における酸化膜
２の面上に接着性のある例えば環化合成ゴム系ビヒクル
にパッジベージ嘗ンに用いる低融温ガラス粉よりも融点
の高いカーボン・珪素等の粒度不均一の粒子５を分散し
た塗膜３をシリコンウ県濁した液中に入れバイブレージ
曹ンを与えウェハー全面にガラス粉６を沈澱させざらに
バイプレ分高められ固化される。
２の面上に接着性のある例えば環化合成ゴム系ビヒクル
にパッジベージ嘗ンに用いる低融温ガラス粉よりも融点
の高いカーボン・珪素等の粒度不均一の粒子５を分散し
た塗膜３をシリコンウ県濁した液中に入れバイブレージ
曹ンを与えウェハー全面にガラス粉６を沈澱させざらに
バイプレ分高められ固化される。
これを液中より取出し焼成すると第３図の如く膜３のビ
ヒクル中に分散された粒子５はビヒクルの熱分解と共に
サブストレート面上を覆う形になる。
ヒクル中に分散された粒子５はビヒクルの熱分解と共に
サブストレート面上を覆う形になる。
さらに温度が上昇する吉この粒子層上に沈澱により集積
されたガラス粉６が溶融を始めるが、これは融点の高い
粒子５の層上に界面張力によりとどまりサブストレート
１に電着するこ表はない。
されたガラス粉６が溶融を始めるが、これは融点の高い
粒子５の層上に界面張力によりとどまりサブストレート
１に電着するこ表はない。
又がラス粉６．の溶融完了後の溝との境界は第４図の如
く溶融したガラス７の凝集力によりサブストレートより
剥離して反りを生じ冷却後はサブストこのＬうに不吉〜
を用いれば従来の電着及びスクリーン印刷などと異なり
極めて容易に溝中を最密充填することが可能となり又汚
損源となる′鑞解質イオン有機溶剤、有機バインダーを
使用せｒ粉体分散媒は純水のみで解膠剤を必要とする場
合でもアンモニウム塩を用いれば溝中の溶融ガラスには
気泡、イオンは全く存在せず電気性能の完壁なパッジベ
ージｌンが得られる。
く溶融したガラス７の凝集力によりサブストレートより
剥離して反りを生じ冷却後はサブストこのＬうに不吉〜
を用いれば従来の電着及びスクリーン印刷などと異なり
極めて容易に溝中を最密充填することが可能となり又汚
損源となる′鑞解質イオン有機溶剤、有機バインダーを
使用せｒ粉体分散媒は純水のみで解膠剤を必要とする場
合でもアンモニウム塩を用いれば溝中の溶融ガラスには
気泡、イオンは全く存在せず電気性能の完壁なパッジベ
ージｌンが得られる。
このようにこの方法は一般トランデスターのパッジベー
ジロンのみならずＬＳＩのような多層構造の層間絶縁の
場合も有用である。
ジロンのみならずＬＳＩのような多層構造の層間絶縁の
場合も有用である。
以上述べたようにこの発明によれば、半導体ウェファの
表面にバッジベージ璽ン部分を除き特殊な模を形成した
後非選択的にガラス粉を沈澱または塗布し熱処理を施す
ことにより、緻密で信頼性の高いパッジベージ璽ンを行
なうことのできる半導体における選択的ガラスパッジベ
ージ冒ン方法を提供することができる。
表面にバッジベージ璽ン部分を除き特殊な模を形成した
後非選択的にガラス粉を沈澱または塗布し熱処理を施す
ことにより、緻密で信頼性の高いパッジベージ璽ンを行
なうことのできる半導体における選択的ガラスパッジベ
ージ冒ン方法を提供することができる。
なお、この発明は上記実施態様のみに限定されるもので
はなく要旨を変更しない範囲に右いて異なる構成をとる
ことができる。
はなく要旨を変更しない範囲に右いて異なる構成をとる
ことができる。
第１図ないし第４図はこの発明の一実施轢様の各工程を
示すもので、第１図はシリコンウェファに酸化膜を付は
塗料塗布後アイ゛ル−シ冒ン溝をつけたときの断面図、
第２図は第１図のものの上にガラス粉を沈積させた場合
の断面図、第３図Ｇま熱処理により第２図の塗膜の有機
ビヒクＪレカ５熱分解しこの中に分散していた融点の高
Ｇ）粒子カ５サブストレート面を覆った状態の断面図、
第４図Ｇｉさらに温度を上げガラス粉が充分に溶融した
ときの断面図である。 １・・・サブストレート ２・・・酸化膜３・・・塗
膜 ４・・・アイソレート溝５・・・ガラ
ス粉より融点の高い粒子 ６・・・ガラス粉粒子 ７・・・溶融ガラス 第１図 ４ かｌ 第２回 寸４図 １８３−
示すもので、第１図はシリコンウェファに酸化膜を付は
塗料塗布後アイ゛ル−シ冒ン溝をつけたときの断面図、
第２図は第１図のものの上にガラス粉を沈積させた場合
の断面図、第３図Ｇま熱処理により第２図の塗膜の有機
ビヒクＪレカ５熱分解しこの中に分散していた融点の高
Ｇ）粒子カ５サブストレート面を覆った状態の断面図、
第４図Ｇｉさらに温度を上げガラス粉が充分に溶融した
ときの断面図である。 １・・・サブストレート ２・・・酸化膜３・・・塗
膜 ４・・・アイソレート溝５・・・ガラ
ス粉より融点の高い粒子 ６・・・ガラス粉粒子 ７・・・溶融ガラス 第１図 ４ かｌ 第２回 寸４図 １８３−
Claims (1)
- シリコンウェファの表面にパッシベーション部分を除き
カーボン、珪素等の粒度不均一の粒子を合成ゴム系ビヒ
クル中に分散したものを塗布し固１化する工程き、この
ウェファの全面にガラス粉を沈澱または塗（１１する１
穆と、このウェファに熱処理を施すことにより塗膜のな
い部分にパッシベーションを行なうことを特徴とする半
導体における選択的ガラスパッジベージ薗ン方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57124622A JPS5914642A (ja) | 1982-07-17 | 1982-07-17 | 半導体における選択的ガラスパツシベ−シヨン方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57124622A JPS5914642A (ja) | 1982-07-17 | 1982-07-17 | 半導体における選択的ガラスパツシベ−シヨン方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5914642A true JPS5914642A (ja) | 1984-01-25 |
| JPH0115138B2 JPH0115138B2 (ja) | 1989-03-15 |
Family
ID=14889971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57124622A Granted JPS5914642A (ja) | 1982-07-17 | 1982-07-17 | 半導体における選択的ガラスパツシベ−シヨン方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111341735A (zh) * | 2020-03-12 | 2020-06-26 | 扬州国宇电子有限公司 | 一种防止刮蹭台面的钝化结构及其制备方法和应用 |
-
1982
- 1982-07-17 JP JP57124622A patent/JPS5914642A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111341735A (zh) * | 2020-03-12 | 2020-06-26 | 扬州国宇电子有限公司 | 一种防止刮蹭台面的钝化结构及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0115138B2 (ja) | 1989-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3904484B2 (ja) | シリコン基板のスルーホールプラギング方法 | |
| JP2687966B2 (ja) | 半導体装置の製造方法 | |
| EP0034455B1 (en) | Semiconductor device having a protective layer, and method for producing it | |
| JP2010147308A (ja) | 配線基板の製造方法、およびインクジェット記録ヘッド用基板の製造方法 | |
| JPS6354221B2 (ja) | ||
| US3632434A (en) | Process for glass passivating silicon semiconductor junctions | |
| JPS5914642A (ja) | 半導体における選択的ガラスパツシベ−シヨン方法 | |
| ATE46791T1 (de) | Verfahren zum selektiven auffuellen von in isolationsschichten geaetzten kontaktloechern mit metallisch leitenden materialien bei der herstellung von hoechstintegrierten halbleiterschaltungen sowie eine vorrichtung zur durchfuehrung des verfahrens. | |
| WO1997013274A1 (en) | A support for electronic components | |
| EP0670598B1 (en) | Method of manufacturing a ceramic circuit board | |
| US3647534A (en) | Preparation of welding surfaces on semiconductors | |
| JPH0794848A (ja) | 導体層パターンの形成方法 | |
| JPH0570959A (ja) | プラズマｃｖｄ装置用電極及びその形成方法 | |
| JP2769598B2 (ja) | 導体ペースト | |
| US3477885A (en) | Method for producing a structure composed of mutually insulated semiconductor regions for integrated circuits | |
| JPH0376462A (ja) | イメージセンサ多数個取用大面積基板およびイメージセンサ | |
| JPS61290740A (ja) | 半導体装置の製造方法 | |
| JPS5559718A (en) | Producing method of semiconductor unit | |
| JP2000327461A (ja) | 再生炭化ケイ素被覆黒鉛材とその再生法 | |
| JP2535524B2 (ja) | プラズマエツチング方法 | |
| JPS5553442A (en) | Formation of electrode and wiring layer of semiconductor device | |
| JP2737255B2 (ja) | アルミニウム系配線の保護膜形成方法 | |
| JP3663883B2 (ja) | 回路基板の製造方法および電子部品の製造方法 | |
| JPS60109235A (ja) | 半導体集積回路装置の製法 | |
| JPH026221B2 (ja) |