JPH0794848A - 導体層パターンの形成方法 - Google Patents

導体層パターンの形成方法

Info

Publication number
JPH0794848A
JPH0794848A JP23971893A JP23971893A JPH0794848A JP H0794848 A JPH0794848 A JP H0794848A JP 23971893 A JP23971893 A JP 23971893A JP 23971893 A JP23971893 A JP 23971893A JP H0794848 A JPH0794848 A JP H0794848A
Authority
JP
Japan
Prior art keywords
conductor
photoresist layer
conductor paste
pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23971893A
Other languages
English (en)
Inventor
Yoshikazu Nakada
好和 中田
Shozo Otomo
省三 大友
Kazunari Tanaka
一成 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Nippon Steel and Sumikin Electronics Devices Inc
Original Assignee
Sumitomo Metal Ceramics Inc
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Ceramics Inc, Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Ceramics Inc
Priority to JP23971893A priority Critical patent/JPH0794848A/ja
Publication of JPH0794848A publication Critical patent/JPH0794848A/ja
Priority to US08/863,279 priority patent/US6074893A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【構成】 セラミックス基板11上にポジ型フォトレジ
スト層12を形成し、ポジ型フォトレジスト層12にフ
ォトマスク13を介して露光処理、現像処理を施して、
ポジ型フォトレジスト層12に導体層形成パターン状に
凹部15を形成した後このポジ型フォトレジスト層12
を全面露光処理し、前記導体層形成パターンと同一のパ
ターンを有するスクリーン17を用い、スクリーン印刷
法により凹部15に導体ペースト16を充填し、充填さ
れた導体ペースト16を乾燥させて導体ペースト16中
の固体成分をセラミックス基板11に接着させ、現像処
理によりポジ型フォトレジスト層12を消失せしめ、焼
成により導体ペースト16中の固体成分をセラミックス
基板11に焼き付ける導体層パターンの形成方法。 【効果】正確で微細な形状を有し、導体層19の間が確
実に絶縁された導体層19のパターンを安価に製造する
ことができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は導体層パターンの形成方
法に関し、より詳細には半導体LSI、チップ部品など
を実装し、又はそれらを相互配線するための微細な導体
層パターンの形成方法に関する。
【0002】
【従来の技術】近年、電子機器はますます小型化、高密
度化が進んできており、これらに実装される電子部品の
狭ピッチ多ピン化、マルチチップ化も急速に進められつ
つある。従って、LSI、ICチップのボンディング法
も従来のワイヤボンディング法から、マルチチップや高
密度実装に適したTAB(Tape Automated Bonding)方
式又はフリップチップ方式が採用されるようになってき
ている。このような電子機器の高密度化に伴い、セラミ
ックス配線基板上に、線幅が100μm以下の微細配線
や直径が100μm以下のバンプ等の導体層パターンを
形成する技術が要求されるようになってきている。以
下、セラミックス基板上への配線パターンの形成方法を
例にとって説明する。
【0003】従来からのセラミックス基板上への配線パ
ターンの形成方法は、薄膜法、メッキ法、厚膜法などに
大別される。
【0004】前記薄膜法は、セラミックス基板に蒸着、
スパッタリング又はイオンプレーティング等により厚さ
数μmオーダーの導体金属層を形成する方法であり、こ
の方法ではフォトレジストを用いたフォトリソグラフィ
ーの手法が利用できることから、精度の高い微細配線を
形成することができるものの、形成された配線と基板と
の密着性が低い、工程数が他の方法と比較して多い、薄
膜形成装置が高価である等の問題点がある。
【0005】またメッキ法は溶液中で電気化学的手法に
よりセラミックス基板に導体配線を形成する方法である
が、上記した薄膜法とほぼ同様の問題点がある。
【0006】さらに前記厚膜法は、導体粒子を溶剤等の
液状成分を含有する有機ビヒクル中に分散させた導体ペ
ーストを用い、この導体ペーストをメッシュスクリーン
を通してセラミックス基板に印刷し、その後焼成するこ
とによりセラミックス基板上に配線パターンを形成する
方法である。前記厚膜法を適用して配線パターンを形成
する場合、基板は必ずしも焼結体を使用する必要はな
く、グリーンシート上に導体ペーストのパターンを形成
した後、グリーンシートの焼成と導体ペーストの焼き付
けを同時に行ってもよい。
【0007】前記厚膜法はセラミックス基板との充分な
密着強度を有する導体層パターンを低コストで形成する
ことができるという優れた特徴を有する。またこの方法
を前記したグリーンシートを用いた配線パターンの形成
方法に適用した場合、印刷された前記導体ペースト中の
液状成分が短時間でグリーンシート内部にうまく吸収さ
れるため、配線の幅や配線間の距離が150μm以下の
微細な配線パターンを形成することもできる。しかしな
がら、この方法を焼結体上に配線を形成する方法に適用
した場合、液状成分は焼結体内部に吸収されないため、
印刷された導体ペースト中の液状成分が横方向に拡が
る、いわゆる「にじみ」や「だれ」現象が発生し、配線
の幅や配線間の距離が150μm以下の導体層パターン
を設計通りに形成することができないという問題があっ
た。
【0008】そこで近年、配線パターンの形成には前記
薄膜法の特徴であるフォトレジストを用いたフォトリソ
グラフィーを導入し、配線自体の形成は前記厚膜法の特
徴である導体ペーストを用いた方法が試みられいる。
【0009】この方法は、まずガラス基板やセラミック
ス基板の表面にフォトレジスト層を形成した後、フォト
リソグラフィーにより前記フォトレジスト層に配線パタ
ーン状に溝部を形成し、導体ペーストを該溝部に擦り込
むことにより充填し、その後焼成することにより前記フ
ォトレジスト層の分解、消失と導体成分の基板への焼き
付けを同時に行う方法である(特開平4−223391
号公報、特開平4−223392号公報、特開平4−2
23393号公報等)。
【0010】
【発明が解決しようとする課題】この方法では、従来か
ら厚膜法に用いられている導体ペーストを使用できるた
め、配線自体の導電性は良好であるものの、前記フォト
レジスト層に形成された前記溝部に導体ペーストを擦り
込む工程において、前記フォトレジスト層の前記溝部以
外の表面に被着した導体ペーストの薄い層を完全に除去
することが難しく、この薄い導体ペーストの層が焼成後
の基板の表面に残存するため、焼成後に配線間が短絡
(ショート)することがあるという課題があった。
【0011】この導体ペーストの層をラッピングフィル
ムを用いて研磨、除去することも可能であるが、工程数
が増加し、また均一に研磨することが難しいため、形成
される配線層に凹凸が生じ易いという問題が残る。
【0012】さらに、前記焼成工程では、前記フォトレ
ジスト層を完全に分解、消失させるために、酸化性雰囲
気下、900℃以上に加熱する必要があるので、導体材
料が酸化してしまうという課題もあった。
【0013】本発明は上記課題に鑑みなされたものであ
り、形成される導体層を酸化させず、前記導体層間が完
全に絶縁された、高精度で微細な導体層パターンを安価
に形成する方法を提供することを目的としている。
【0014】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る導体層パターンの形成方法は、セラミッ
クス基板上にポジ型フォトレジスト層を形成するフォト
レジスト層形成工程と、前記ポジ型フォトレジスト層に
所定の導体層形成パターンを有するフォトマスクを介し
て露光処理を施し、その後現像処理を施すことにより、
前記ポジ型フォトレジスト層に前記導体層形成パターン
状に凹部を形成する凹部形成工程と、前記凹部が形成さ
れた前記ポジ型フォトレジスト層に全面露光処理を施す
全面露光処理工程と、前記導体層形成パターンと同一の
パターンを有するスクリーンを用い、スクリーン印刷法
により前記凹部に導体ペーストを充填する導体ペースト
充填工程と、前記凹部に充填された前記導体ペーストを
乾燥させ、前記導体ペースト中の固体成分を前記セラミ
ックス基板に接着させる接着工程と、前記ポジ型フォト
レジスト層に現像処理を施して前記ポジ型フォトレジス
ト層を消失させるフォトレジスト層消失工程と、焼成に
より前記導体ペースト中の固体成分を前記セラミックス
基板に焼き付ける焼付工程とを含むことを特徴としてい
る。
【0015】以下、本発明に係る導体層パターンの形成
方法を図1(a)〜(g)に基づいて説明する。
【0016】まずフォトレジスト層形成工程として、セ
ラミックス基板11上にポジ型フォトレジスト層12を
形成する(図1(a))。
【0017】本発明に使用するセラミックス基板11と
しては、特に限定されず、通常セラミックス基板として
使用されるアルミナセラミックス基板の他、例えばムラ
イトセラミックス基板、ガラスセラミックス基板、窒化
アルミニウムセラミックス基板等が挙げられる。
【0018】ポジ型フォトレジスト層12の形成方法も
特に限定されず、ポジ型フォトレジストのフィルムをセ
ラミックス基板11に接着することによりポジ型フォト
レジスト層12を形成する方法をとってもよい。しか
し、液状のポジ型フォトレジストを使用し、例えばロー
ルコーター法、バーコーター法、スピンコーター法、デ
ィップ法等によりセラミックス基板11上に前記液状フ
ォトレジストを塗布した後、オーブンにより85〜90
℃で30〜40分程度熱処理して乾燥させ、固体状のポ
ジ型フォトレジスト層12を形成する方法が、水平なポ
ジ型フォトレジスト層12を形成することができる点、
最終的には平坦な導体層パターンを形成することができ
る点からより好ましい。前記液状のフォトレジストとし
ては、例えばヘキストジャパン社製のAZ4903、A
Z4620、東京応化工業社製のOPレジスト、東京エ
レクトロン社製のアキュトレース、日本チバガイギー社
製のプロビマー等が挙げられる。
【0019】形成するポジ型フォトレジスト層12の厚
みは10〜50μmが好ましい。ポジ型フォトレジスト
層12の厚みが10μm未満では、後工程においてポジ
型フォトレジスト層12に形成された凹部15に導体ペ
ースト16を充填することが困難になり、他方ポジ型フ
ォトレジスト層12の厚みが50μmを超えると後工程
で現像処理した場合、導体層形成パターン状の凹部15
を完全に形成することが困難になる。なお、前記液状フ
ォトレジストを用い、10μmから50μmのポジ型フ
ォトレジスト層12をセラミックス基板11に均一に形
成するには、前記塗布方法のうち、ロールコーター法又
はバーコーター法がより好ましい。
【0020】液状フォトレジストを用いてポジ型フォト
レジスト層12を形成した場合、セラミックス基板11
表面にシングルミクロンオーダーの凹凸があっても、形
成されたポジ型フォトレジスト層12の表面は平坦とな
る。
【0021】次に凹部形成工程として、ポジ型フォトレ
ジスト層12に所定の導体層形成パターンを有するフォ
トマスク13を介して紫外線14等による露光処理を施
し(図1(b))、その後現像処理を施すことにより、
ポジ型フォトレジスト層12に導体層形成パターン状に
凹部15を形成する(図1(c))。なお、凹部15に
残留した現像不良のフォトレジストは、プラズマアッシ
ング等のドライエッチングにて除去することができる。
【0022】前記紫外線14等による露光処理の条件は
特に限定されず、通常半導体基板等を形成する際にポジ
型フォトレジスト層に対して施す露光処理の条件で行う
ことができる。また現像処理の条件も特に限定されるも
のではなく、通常行われるスプレー法又は浸漬揺動法等
の方法により現像することができる。
【0023】上記方法によりポジ型フォトレジスト層1
2にその幅又は直径が30〜50μm程度で、凹部同士
の距離が25〜50μm程度まで近づいた凹部15を形
成することができる。
【0024】次に全面露光処理工程として、凹部15が
形成されたポジ型フォトレジスト層12全面に紫外線1
4等を照射する全面露光処理を施す(図1(d))。
【0025】ポジ型フォトレジスト層12に全面露光処
理を施す目的は、後工程で現像処理を施すことにより、
このポジ型フォトレジスト層12を溶解、消失させるた
めである。この露光処理の条件も特に限定されず、通常
行われている条件でよい。
【0026】次に導体ペースト充填工程として、前記導
体層形成パターンと同一のパターンを有するスクリーン
17を用い、ポジ型フォトレジスト層12に形成された
凹部15にスクリーン印刷法により導体パターン形成用
の導体ペースト16を充填する(図1(e))。
【0027】導体パターン形成用の導体としては、通常
基板等の配線に使用される公知の導体材料を使用するこ
とができるが、その具体例として、例えばW、Mo−M
n、Au、Ag−Pd、Cu等が挙げられる。
【0028】また導体ペースト16の溶剤には、ポジ型
フォトレジスト層12を溶解しないものを用いる必要が
ある。これは、ポジ型フォトレジスト層12を溶解する
溶剤を用いて導体ペースト16を調製した場合、ポジ型
フォトレジスト層12の凹部15に導体ペースト16を
充填すると、フォトレジスト層12が前記溶剤に溶解
し、凹部15の形状が崩れるためである。ポジ型フォト
レジスト層12を溶解しない溶剤としては、例えばトル
エン、キシレン、ショウノウ油、テレビン油、パイン油
等、誘電率の低い炭化水素系溶剤が挙げられる。
【0029】また、導体ペースト16に使用される樹脂
(バインダー)は、後工程で用いられる現像液に溶解し
ないものである必要がある。これは、ポジ型フォトレジ
スト層12に形成された凹部15に導体ペースト16を
充填、乾燥した後、このポジ型フォトレジスト層12を
現像液に接触させて溶解、消失させる工程において、残
存した溶剤のために導体ペースト16が現像液に溶解し
ないようにするためである。現像液は通常水溶液である
ので、導体ペースト16に用いられる樹脂は非水溶性の
樹脂である必要がある。前記樹脂の具体例としては、例
えばエチルセルロース、アクリル樹脂、メタクリル樹脂
等が挙げられる。
【0030】以上の理由から本発明に使用される導体ペ
ースト16としては、例えば上記導体粉末を80〜92
wt%、前記アクリル樹脂等の樹脂を2〜6wt%及び
トルエン等の溶剤を2〜18wt%含む組成からなるも
のが好ましく、その他に基板との密着性を向上させるた
めにガラスやセラミックス等の材料が少量添加されてい
てもよい。
【0031】前記組成の導体ペースト16を凹部15に
充填するには、スクリーン17に形成された前記導体層
形成パターンをポジ型フォトレジスト層12に形成され
た導体形成パターン状の凹部15に一致させ、通常のス
クリーン印刷法を適用してスキージ18を移動させるこ
とにより、導体ペースト16をスクリーンのメッシュか
ら吐出させればよい。スクリーン17に形成された導体
層形成パターンとポジ型フォトレジスト層12に形成さ
れた凹部15のパターンとを一致させるには、CCDカ
メラ、モニター、ズームレンズ等を具備した通常の画像
確認装置により位置合わせを行うことができる。
【0032】このように、本発明では上記したスクリー
ン印刷法を適用しているので、凹部15以外のポジ型フ
ォトレジスト層12の表面に導体ペースト16が残存す
ることはなく、これにより導体層19を形成した後に、
導体層19の間が短絡する等の現象が生じることはな
く、導体層19間の絶縁性を保持することができる。
【0033】次に接着工程として、凹部15に充填され
た導体ペースト16を乾燥させ、導体ペースト16中の
固体成分をセラミックス基板11に接着させる。
【0034】この工程では、導体ペースト16中の溶剤
成分を蒸発させ、同時にこの加熱処理を施すことによっ
て、導体ペースト16中の固体成分を樹脂を介してセラ
ミックス基板11表面に接着させる。
【0035】その後フォトレジスト層消失工程として、
ポジ型フォトレジスト層12に現像処理を施すことによ
りフォトレジスト層12を消失させる(図1(f))。
【0036】前述した全面露光処理工程において、ポジ
型フォトレジスト層12は露光処理が施されているの
で、現像液を用いて現像処理を施すことにより、このポ
ジ型フォトレジスト層12は溶解、消失する。前記現像
処理の条件として特別の条件は必要ない。また導体ペー
スト16の溶剤には非水溶性樹脂が使用されているた
め、導体層形成パターン状に形成された導体ペースト1
6の乾燥体の形状が崩れることはない。
【0037】この場合、ポジ型フォトレジスト層12を
酸化性雰囲気中で燃焼させることにより除去する方法を
とると、多量の樹脂を燃焼させなければならないので、
過酷な条件が必要となり、セラミックス基板11や導体
等に与える熱的ダメージや酸化ダメージが大きいので好
ましくない。
【0038】最後に焼付工程として、焼成を行うことに
より、セラミックス基板11に接着されている導体を含
む導体ペースト16中の有機成分を分解、消失させ、導
体ペースト16中の導体成分をセラミックス基板11に
焼き付け、導体層19のパターンを形成する(図1
(g))。
【0039】この場合の焼成条件は、セラミックス基板
11の種類や導体材料の種類により異なるが、導体ペー
スト中に含まれていた有機物質が十分に分解、消失し、
さらに前記導体がセラミックス基板11にしっかり接着
される条件が必要となる。
【0040】上記した工程を経ることにより、セラミッ
クス基板11上に導体材料からなる導体層19のパター
ンを形成することができる。
【0041】この導体層19には、適宜NiめっきやA
uめっきを施してもよく、またCrやCu等を蒸着させ
てもよい。
【0042】上記した本発明の導体パターンの形成方法
は、セラミックス基板に微細配線を形成する方法に適用
することができる他、フリップチップ方式により、例え
ばセラミックス基板に集積回路等を実装する場合に接続
用のパッドとして用いられるバンプをセラミックス基板
上に形成する方法としても用いることができる。
【0043】
【作用】上記構成の導体パターンの形成方法によれば、
セラミックス基板上にポジ型フォトレジスト層を形成す
るフォトレジスト層形成工程と、前記ポジ型フォトレジ
スト層に所定の導体層形成パターンを有するフォトマス
クを介して露光処理を施し、その後現像処理を施すこと
により、前記ポジ型フォトレジスト層に前記導体層形成
パターン状に凹部を形成する凹部形成工程と、前記凹部
が形成された前記ポジ型フォトレジスト層に全面露光処
理を施す全面露光処理工程と、前記導体層形成パターン
と同一のパターンを有するスクリーンを用い、スクリー
ン印刷法により前記凹部に導体ペーストを充填する導体
ペースト充填工程と、前記凹部に充填された前記導体ペ
ーストを乾燥させ、前記導体ペースト中の固体成分を前
記セラミックス基板に接着させる接着工程と、前記ポジ
型フォトレジスト層に現像処理を施して前記ポジ型フォ
トレジスト層を消失させるフォトレジスト層消失工程
と、焼成により前記導体ペースト中の固体成分を前記セ
ラミックス基板に焼き付ける焼付工程とを含むので、前
記フォトレジスト層形成工程及び前記凹部形成工程では
フォトリソグラフィーにより正確で微細な導体層形成パ
ターン状の凹部が形成され、前記導体ペースト充填工程
では前記凹部以外のフォトレジスト層表面に導体ペース
トが被着することはなく、また前記凹部に充填された導
体ペーストのパターンが崩れたり、変形したりすること
もない。その後の接着工程、フォトレジスト層消失工程
及び焼付工程を経ることにより、正確で微細な形状を有
し、導体層の間が絶縁された導体層パターンが安価に製
造される。
【0044】また前記フォトレジスト層消失工程では、
ポジ型フォトレジストの特性を利用して、現像処理によ
り前記フォトレジスト層を消失させているので、従来の
燃焼により前記フォトレジスト層を消失させる方法と比
較して、導体層や基板材料等への熱的ダメージおよび酸
化ダメージが減少する。
【0045】前記全面露光処理工程は、導体ペースト充
填工程又は接着工程の後であってもよくい。この場合に
も、上記した本発明の導体パターンの形成方法と同様
に、従来の方法と比較して極めて微細な形状を有する導
体層パターンが形成される。
【0046】
【実施例及び比較例】以下、本発明に係る導体層パター
ンの形成方法の実施例及び比較例を説明する。
【0047】[実施例1]アルミナセラミックス基板上
の全面に液状ポジ型レジスト(ヘキストジャパン社製
AZ4903)をバーコーター法にて膜厚が25μmと
なるように塗布し、これを90℃に保持したオーブン内
に30分入れておくことにより乾燥させ、固体状のポジ
型フォトレジスト層を形成した。
【0048】次に、線幅が50μmで線間が40μmか
らなる所定形状の配線パターンを有するフォトマスクを
介して、前記ポジ型フォトレジスト層に紫外線を露光量
が3000mJ/cm2 の条件で照射した。
【0049】次に、現像液(ヘキストジャパン社 AZ
400K)に前記ポジ型フォトレジスト層を有する前記
アルミナセラミックス基板を浸漬し、揺動させることに
より現像処理を施し、前記ポジ型フォトレジスト層に前
記配線パターン状に溝部を形成した。
【0050】次に、120℃に保持したホットプレート
上に前記アルミナセラミックス基板を置き、30秒間加
熱した後、前記ポジ型フォトレジスト層の全面に露光量
が3000mJ/cm2 の条件で紫外線を照射した。
【0051】次に、平均粒径が1.0μmのモリブデン
粉末:75重量部、平均粒径が2.1μmのマンガン粉
末:15重量部、平均粒径が0.5μmの酸化チタン:
5重量部、および平均粒径が2.5μmのシリカ:5重
量部からなる導体原料粉末をプリンティングオイル(デ
グサジャパン社製 80810)23重量部に分散させ
た導体ペーストを用い、前記配線パターンと同一のパタ
ーンを有するスクリーンを通してスクリーン印刷するこ
とで前記ポジ型フォトレジスト層の前記溝部に前記導体
ペーストを充填した。
【0052】具体的には、まず前記スクリーンの前記配
線パターンを前記ポジ型フォトレジスト層に形成された
前記溝部からなる前記配線パターンに一致させ、前記導
体ペーストを前記スクリーン上に乗せてスキージを移動
させ、前記導体ペーストを前記スクリーンのメッシュか
ら吐出させ、前記ポジ型フォトレジスト層の前記溝部に
前記導体ペーストを充填する。このスクリーン印刷法に
よる前記導体ペースト充填工程では、前記溝部以外の前
記ポジ型フォトレジスト層の表面に前記導体ペーストが
付着することはないため、焼成後に配線の間に導体が残
留して、短絡したりすることはない。
【0053】次に、前記溝部に充填された前記導体ペー
ストを90℃に加熱することにより乾燥させ、前記導体
ペースト中の樹脂成分を前記アルミナセラミックス基板
に接着させる。
【0054】次に、前記工程を経た前記アルミナセラミ
ックス基板を現像液(ヘキストジャパン社製 AZ40
0K)中に浸漬し、揺動させることにより現像処理を施
し、前記ポジ型フォトレジスト層を溶解、消失させ、前
記導体ペーストの乾燥体のみを前記アルミナセラミック
ス基板上に残した。
【0055】次いで、微量水蒸気を含む窒素−水素混合
ガス雰囲気中、1500℃で焼成することにより、前記
導体ペースト中の有機物を分解、消失させ、かつ前記導
体を前記アルミナセラミックス基板に焼き付けて、配線
パターンを形成した。
【0056】最終的に形成した配線の精度を走査電子顕
微鏡にて調査したところ、線幅50μm±2μmと極め
て高い精度であった。また配線間が短絡しているか否か
を、光学顕微鏡により調べたところ、配線間の短絡は全
くなかった。
【0057】[実施例2]導体ペースト中の導体成分を
平均粒径1.5〜2.0μmの銅粉末:95重量部及び
平均粒径0.7〜1.5μmのガラス粉末:5重量部と
し、焼付工程における焼成条件として、窒素雰囲気中、
900℃に加熱する条件を選んだ以外は、実施例1の場
合の条件と同様の条件を採用し、アルミナセラミックス
基板上に銅微細配線を形成した。
【0058】製造されたアルミナセラミックス基板上の
配線の精度を調査したところ、線幅50μm±2μmと
極めて高い精度であった。また、各配線間の短絡も全く
なかった。
【0059】[実施例3]アルミナセラミックス基板
(表面荒さ ±3μm)上に、液状のポジ型フォトレジ
スト(ヘキストジャパン社製 AZ4903)を用い
て、バーコーター法により、厚さが約25μmのポジ型
フォトレジスト含有層を形成し、実施例1の場合と同様
に乾燥させ、固体状のポジ型フォトレジスト層を形成し
た。
【0060】その後、前記ポジ型フォトレジスト層に所
定のバンプ形成パターン(バンプ直径;50μm、バン
プ間のピッチ;100μm)を有するフォトマスクを介
して露光量が3000mJ/cm2 の条件で紫外線を照
射した。
【0061】次いで、現像液(ヘキストジャパン社製
AZ400K)中に前記ポジ型フォトレジスト層を有す
る前記アルミナセラミックス基板を浸漬し、揺動させて
現像処理を施し、前記ポジ型フォトレジスト層に前記バ
ンプ形成パターン状に凹部を形成した。
【0062】次に、120℃に保持したホットプレート
上に前記アルミナセラミックス基板を置き、30秒間加
熱した後、露光量が3000mJ/cm2 の条件で紫外
線を前記ポジ型フォトレジスト層の全面に照射した。
【0063】次いで、導体材料としてMo、Mn(平均
粒径は実施例1と同じ)、及び他の添加材としてSiO
2 及びTiO2 (平均粒径は実施例1と同じ)が、それ
ぞれ75:15:5:5(重量比)の割合で混合された
粉末を85wt%含有し、その他にアクリル樹脂を6w
t%及びテレビン油を9wt%含有する導体ペーストを
用い、実施例1の場合と同様にスクリーン印刷法により
前記導体ペーストを前記ポジ型フォトレジスト層の前記
凹部に充填した。
【0064】次に、前記凹部に充填された前記導体ペー
ストを90℃に加熱することにより乾燥させ、前記導体
ペースト中のアクリル樹脂を前記アルミナセラミックス
基板に接着させた。
【0065】次に、前記工程を経た前記アルミナセラミ
ックス基板に実施例1の場合と同様に現像処理を施し、
前記ポジ型フォトレジスト層を溶解、消失させ、前記導
体ペーストの乾燥体のみを前記アルミナセラミックス基
板上に残した。
【0066】次いで、微量水蒸気を含む窒素−水素混合
ガス雰囲気中、1500℃で焼成することにより、前記
導体ペースト中の有機物を分解、消失させ、かつ導体を
アルミナセラミックス基板に焼き付けて、バンプを形成
した。
【0067】その後、このバンプ表面にNiめっき及び
Auめっきを施した。
【0068】そして、上記方法により得られた200個
のサンプルにつき、バンプの高さを表面粗さ計(東京精
密社製 surfcom112B)により測定したとこ
ろ、そのばらつきは1μm以内と極めて均一化されてお
り、バンプ間の短絡も全くなかった。また、このバンプ
が形成されたアルミナ基板を用い、フリップチップ方式
により集積回路を実装したところ、アルミナセラミック
ス基板上のバンプと集積回路に形成されたバンプとの接
続不良は全く認められなかった。
【0069】[比較例1]導体ペースト充填工程を、以
下に説明する方法で行った他は、実施例1の場合と全く
同様の条件でアルミナセラミックス基板上に微細配線を
製造した。
【0070】前記導体ペースト充填工程では、まずポジ
型フォトレジスト層の表面に少量の導体ペーストを置
き、テフロン性ナイフエッジを用いて前記テフロン性ナ
イフエッジを前記ポジ型フォトレジスト層表面に接した
状態で擦り込むようにして移動させ、前記フォトレジス
ト層に形成された溝部に前記導体ペーストを充填した。
その結果、前記ポジ型フォトレジスト層の溝部以外の表
面に余剰の厚膜ペーストが被着したため、焼成後、配線
間が短絡していることがわかった。
【0071】[比較例2]実施例1で使用した導体ペー
ストを用い、実施例1で使用したスクリーンを使用し、
アルミナセラミックス基板上に直接配線パターンをスク
リーン印刷した他は、実施例1の場合と全く同様の条件
でアルミナセラミックス基板上に配線パターンを製造し
た。
【0072】その結果、スクリーン印刷時に印刷した配
線パターンににじみが生じ、製造された配線間が短絡し
ていることがわかった。
【0073】
【発明の効果】以上詳述したように本発明に係る導体層
パターンの形成方法にあっては、セラミックス基板上に
ポジ型フォトレジスト層を形成するフォトレジスト層形
成工程と、前記ポジ型フォトレジスト層に所定の導体層
形成パターンを有するフォトマスクを介して露光処理を
施し、その後現像処理を施すことにより、前記ポジ型フ
ォトレジスト層に前記導体層形成パターン状に凹部を形
成する凹部形成工程と、前記凹部が形成された前記ポジ
型フォトレジスト層に全面露光処理を施す全面露光処理
工程と、前記導体層形成パターンと同一のパターンを有
するスクリーンを用い、スクリーン印刷法により前記凹
部に導体ペーストを充填する導体ペースト充填工程と、
前記凹部に充填された前記導体ペーストを乾燥させ、前
記導体ペースト中の固体成分を前記セラミックス基板に
接着させる接着工程と、前記ポジ型フォトレジスト層に
現像処理を施して前記ポジ型フォトレジスト層を消失さ
せるフォトレジスト層消失工程と、焼成により前記導体
ペースト中の固体成分を前記セラミックス基板に焼き付
ける焼付工程とを含むので、従来の方法と比較して、正
確で極めて微細な形状を有し、導体層の間が確実に絶縁
された導体層パターンを安価に製造することができる。
【0074】また前記フォトレジスト層消失工程では、
ポジ型フォトレジストの特性を利用して、現像処理によ
り前記フォトレジスト層を消失させているので、従来方
法である燃焼法により前記フォトレジスト層を消失させ
る場合と比較して、導体層や基板材料等への熱的ダメー
ジおよび酸化ダメージをなくすことができる。
【図面の簡単な説明】
【図1】(a)〜(g)は本発明に係る導体層パターン
の形成方法における各工程を模式的に示した断面図であ
る。
【符号の説明】
11 セラミックス基板 12 ポジ型フォトレジスト層 13 フォトマスク 15 凹部 16 導体ペースト 17 スクリーン 19 導体層
フロントページの続き (72)発明者 田中 一成 山口県美祢市大嶺町東分字岩倉2701番1 株式会社住友金属セラミックス内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 セラミックス基板上にポジ型フォトレジ
    スト層を形成するフォトレジスト層形成工程と、 前記ポジ型フォトレジスト層に所定の導体層形成パター
    ンを有するフォトマスクを介して露光処理を施し、その
    後現像処理を施すことにより、前記ポジ型フォトレジス
    ト層に前記導体層形成パターン状に凹部を形成する凹部
    形成工程と、 前記凹部が形成された前記ポジ型フォトレジスト層に全
    面露光処理を施す全面露光処理工程と、 前記導体層形成パターンと同一のパターンを有するスク
    リーンを用い、スクリーン印刷法により前記凹部に導体
    ペーストを充填する導体ペースト充填工程と、 前記凹部に充填された前記導体ペーストを乾燥させ、前
    記導体ペースト中の固体成分を前記セラミックス基板に
    接着させる接着工程と、 前記ポジ型フォトレジスト層に現像処理を施して前記ポ
    ジ型フォトレジスト層を消失させるフォトレジスト層消
    失工程と、 焼成により前記導体ペースト中の固体成分を前記セラミ
    ックス基板に焼き付ける焼付工程とを含むことを特徴と
    する導体層パターンの形成方法。
JP23971893A 1993-09-27 1993-09-27 導体層パターンの形成方法 Pending JPH0794848A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP23971893A JPH0794848A (ja) 1993-09-27 1993-09-27 導体層パターンの形成方法
US08/863,279 US6074893A (en) 1993-09-27 1997-05-27 Process for forming fine thick-film conductor patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23971893A JPH0794848A (ja) 1993-09-27 1993-09-27 導体層パターンの形成方法

Publications (1)

Publication Number Publication Date
JPH0794848A true JPH0794848A (ja) 1995-04-07

Family

ID=17048897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23971893A Pending JPH0794848A (ja) 1993-09-27 1993-09-27 導体層パターンの形成方法

Country Status (1)

Country Link
JP (1) JPH0794848A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002173629A (ja) * 2000-12-04 2002-06-21 Murata Mfg Co Ltd マーキングペースト及び電子部品の製造方法
EP1492147A1 (en) * 2002-04-02 2004-12-29 Sony Corporation Method for patterning thick-film paste material layer, method for manufacturing cold-cathode field electron emission device, and method for manufacturing cold-cathode field electron emission display
JP2006260954A (ja) * 2005-03-17 2006-09-28 Casio Comput Co Ltd 配線及びそのパターニング方法並びにディスプレイ及びその製造方法
JP2007296509A (ja) * 2006-05-03 2007-11-15 Korea Mach Res Inst 高解像度パターンの形成方法
JP2007298944A (ja) * 2006-05-03 2007-11-15 Korea Mach Res Inst 高解像度パターンの形成方法
JP2020073321A (ja) * 2015-10-22 2020-05-14 国立研究開発法人産業技術総合研究所 被印刷基材の表面構造及びその製造方法
KR20220107003A (ko) 2019-12-25 2022-08-01 후지필름 가부시키가이샤 도전성 기판의 제조 방법, 도전성 기판, 터치 센서, 안테나, 전자파 실드 재료

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002173629A (ja) * 2000-12-04 2002-06-21 Murata Mfg Co Ltd マーキングペースト及び電子部品の製造方法
EP1492147A1 (en) * 2002-04-02 2004-12-29 Sony Corporation Method for patterning thick-film paste material layer, method for manufacturing cold-cathode field electron emission device, and method for manufacturing cold-cathode field electron emission display
EP1492147A4 (en) * 2002-04-02 2009-12-23 Sony Corp METHOD FOR STRUCTURING A THICK-FILM MEMBRANE LAYER, METHOD FOR PRODUCING A COLD CATHODEELECTRONIC EMISSION CONTROL DEVICE AND METHOD FOR PRODUCING A COLD CATHODEELECTRONIC EMISSION INDICATION
JP2006260954A (ja) * 2005-03-17 2006-09-28 Casio Comput Co Ltd 配線及びそのパターニング方法並びにディスプレイ及びその製造方法
JP4696616B2 (ja) * 2005-03-17 2011-06-08 カシオ計算機株式会社 ディスプレイパネル及びその製造方法
JP2007296509A (ja) * 2006-05-03 2007-11-15 Korea Mach Res Inst 高解像度パターンの形成方法
JP2007298944A (ja) * 2006-05-03 2007-11-15 Korea Mach Res Inst 高解像度パターンの形成方法
JP2020073321A (ja) * 2015-10-22 2020-05-14 国立研究開発法人産業技術総合研究所 被印刷基材の表面構造及びその製造方法
KR20220107003A (ko) 2019-12-25 2022-08-01 후지필름 가부시키가이샤 도전성 기판의 제조 방법, 도전성 기판, 터치 센서, 안테나, 전자파 실드 재료

Similar Documents

Publication Publication Date Title
JP3588027B2 (ja) Icチップを基板に接合する方法
US6074893A (en) Process for forming fine thick-film conductor patterns
JPH0794848A (ja) 導体層パターンの形成方法
JP2000284472A (ja) 感光性絶縁体ペースト及び厚膜多層回路基板
JP2805432B2 (ja) バンプ付き回路基板の製造方法
JP2000243137A (ja) 感光性絶縁体ペースト及び厚膜多層回路基板
JP2769598B2 (ja) 導体ペースト
US6150074A (en) Method of forming electrically conductive wiring pattern
JPH08222840A (ja) 電極パッド付き回路基板およびその製造方法
US4827610A (en) Method of creating solder or brazing barriers
JP2896296B2 (ja) セラミックス配線基板の製造方法
JPH07336019A (ja) 導体パターンの形成方法
JPH07336020A (ja) 導体パターンの形成方法
JPH11120823A (ja) 絶縁体ペースト
JPH06228442A (ja) 光重合性導電ペースト
JPH06283846A (ja) ビア付き配線基板及びその製造方法
JPH09321411A (ja) セラミックス配線基板の製造方法
JPH07142843A (ja) 厚膜微細パターン形成方法
JPH09213832A (ja) セラミック基板及びその製造方法
JPH07283512A (ja) 導体パターンの形成方法
JPH06224538A (ja) セラミックス回路基板の製造方法
JPH10242620A (ja) セラミックス配線基板の製造方法
JPH08133874A (ja) アルミナ基板用導体ペースト
JP2514020B2 (ja) 配線基板
JP3322961B2 (ja) 半導体モジュールの製造方法