JPS59144246A - デ−タ受信制御方式 - Google Patents
デ−タ受信制御方式Info
- Publication number
- JPS59144246A JPS59144246A JP58019187A JP1918783A JPS59144246A JP S59144246 A JPS59144246 A JP S59144246A JP 58019187 A JP58019187 A JP 58019187A JP 1918783 A JP1918783 A JP 1918783A JP S59144246 A JPS59144246 A JP S59144246A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- circuit
- received
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はディスプレイ袈ｉ直等において、外部装置から
の受はテークをコンピュータにＪ：り処理するにあたり
、インターフェース回路からコンピュータへデータの通
知を行ｐう方式の改良に関Ｔるものである。
の受はテークをコンピュータにＪ：り処理するにあたり
、インターフェース回路からコンピュータへデータの通
知を行ｐう方式の改良に関Ｔるものである。
従来技術及び問題点
従来外部力）らのデータをデータ処理部ｌこ通知ｆる場
合、第１図の如くインターフェース回路ＩＮＴの入力デ
ータ制御部Ｃ０ＮＴで一担データを受け、ここから受信
データを受信データ表示レジスタＤＴＲに、データを受
領したことを示す状態情報を状態表示レジスタ５ＴＲＩ
こそｎぞｎセントＴる。そしてデータ処理Ｎ、ＰＰ、、
Ｏ内のコンピュータＣＯＭは、第２図のフローチャート
に示す様にます状態表示レジスタ８ＴＲを読み取り、受
信データの有無を調べる。受信データが有れば受信デー
タ表示レジスタＤ Ｔ Ｒ，そ読み取り、処理する。Ｃ
め様に従来では、インターフェース回路内のレジスタを
２回読み取るが、通常Ｉ１０レジスタの読み取りは読み
取り用のサブルーチンを呼び山丁為に、処理に時間がか
かると言う問題があった。
合、第１図の如くインターフェース回路ＩＮＴの入力デ
ータ制御部Ｃ０ＮＴで一担データを受け、ここから受信
データを受信データ表示レジスタＤＴＲに、データを受
領したことを示す状態情報を状態表示レジスタ５ＴＲＩ
こそｎぞｎセントＴる。そしてデータ処理Ｎ、ＰＰ、、
Ｏ内のコンピュータＣＯＭは、第２図のフローチャート
に示す様にます状態表示レジスタ８ＴＲを読み取り、受
信データの有無を調べる。受信データが有れば受信デー
タ表示レジスタＤ Ｔ Ｒ，そ読み取り、処理する。Ｃ
め様に従来では、インターフェース回路内のレジスタを
２回読み取るが、通常Ｉ１０レジスタの読み取りは読み
取り用のサブルーチンを呼び山丁為に、処理に時間がか
かると言う問題があった。
発明の目的
本発明は、上記の点ζこ鑑みてなされたもので、レジス
タの読出し処理時間を短縮できるデータ受信制御方式を
提供することを目的とする。
タの読出し処理時間を短縮できるデータ受信制御方式を
提供することを目的とする。
発明の偏成
上記目的は、外部製置からのデータをインターフェース
回路を介して受信し、データ処理部により処理を杓なう
データ受信制御方式において、該インターフェース回路
に、該データ受信の有無を検出するデータ受信検出回路
、該データを一時記憶Ｔるレジスタを設け、該データ処
理部が該インターフェース回路に対して、受信データの
読取りを要求した時、該データ受便検出回路甲力か、デ
ータを受信したことを示している時は、該レジスタの内
容を該データ処理部に通知し、該データ受信検出回路出
力がデータを受信していない時はその旨を通知する様に
したことを％徴とするデータ受信制御方式によって達成
される。
回路を介して受信し、データ処理部により処理を杓なう
データ受信制御方式において、該インターフェース回路
に、該データ受信の有無を検出するデータ受信検出回路
、該データを一時記憶Ｔるレジスタを設け、該データ処
理部が該インターフェース回路に対して、受信データの
読取りを要求した時、該データ受便検出回路甲力か、デ
ータを受信したことを示している時は、該レジスタの内
容を該データ処理部に通知し、該データ受信検出回路出
力がデータを受信していない時はその旨を通知する様に
したことを％徴とするデータ受信制御方式によって達成
される。
発明の災施例
以下率発明８笑施例（こ基づいて説明Ｔる。
第２図は本発明の一実施例を示す図、第３図はレジスタ
の講成例を、第４図は不発明の動作フローチャートであ
る。図において、１はデータ受１ｇ検出回路、２はデー
タレジスタ、３はデータレジスタコード変換回路、４は
データの状態情報発生回路である。まずインターフェー
ス回路ＩＮＴの動作ζこついて説明Ｔると、外部からの
受信データは、２分岐され一万はデータレジスタ２の第
８〜１５ビツトの位置に書込まれる。他方はデータ受信
検出回路１とデータ状態情報発生回路４に入力する。そ
して状態情報発生回路４は、データを受信した時に、正
常なデータ及びオーダを受信したか否かをチェックし、
又パリティチェンク及び未定議コードカ）否かのチェッ
クを行ない、データレジスタ２のＯ〜４ビ、ト（斜線の
部分りの部分ζこ夫々その結果を１ビツトづつ用いて沓
込む、例えばデータ、オーダか正ｎであわは、ｌ″を、
異常であれば“０“を書込むっバリティナエ２り、未定
議コードチェックも同椋である。−万データ受信検工回
路１はデータを受信した時、データレジスタコード変換
回路３内のフリップフロップを１４こセットし、データ
レジスタ２の出力ゲートを開き、データを受信していな
い時には上記フリップフロップをリセットし、データレ
ジスタ２の出力を閉じる。ここにおいて、コンピュータ
ＣＯＭがインターフェース回路ＩＮＴをポーリングし、
データレジスタ２を読み取る時、データを受信していれ
ば出力ゲートが開いているので、データレジスタ２の内
容をバスＢを介して睨み取り、処理を行なう。しか６潅
再びデータレジスタ２の読取りを行なう。−万データを
受信していない時は、出力ゲートが閉じているり〕で、
オール０又はオールドか読取られるっコンピータはオー
ルＯ又はオール１である場合には、データを受信してい
ないと判断し、処理を行なわない、しかる後再びデータ
レジスタ２の胱ウリを行なう。
の講成例を、第４図は不発明の動作フローチャートであ
る。図において、１はデータ受１ｇ検出回路、２はデー
タレジスタ、３はデータレジスタコード変換回路、４は
データの状態情報発生回路である。まずインターフェー
ス回路ＩＮＴの動作ζこついて説明Ｔると、外部からの
受信データは、２分岐され一万はデータレジスタ２の第
８〜１５ビツトの位置に書込まれる。他方はデータ受信
検出回路１とデータ状態情報発生回路４に入力する。そ
して状態情報発生回路４は、データを受信した時に、正
常なデータ及びオーダを受信したか否かをチェックし、
又パリティチェンク及び未定議コードカ）否かのチェッ
クを行ない、データレジスタ２のＯ〜４ビ、ト（斜線の
部分りの部分ζこ夫々その結果を１ビツトづつ用いて沓
込む、例えばデータ、オーダか正ｎであわは、ｌ″を、
異常であれば“０“を書込むっバリティナエ２り、未定
議コードチェックも同椋である。−万データ受信検工回
路１はデータを受信した時、データレジスタコード変換
回路３内のフリップフロップを１４こセットし、データ
レジスタ２の出力ゲートを開き、データを受信していな
い時には上記フリップフロップをリセットし、データレ
ジスタ２の出力を閉じる。ここにおいて、コンピュータ
ＣＯＭがインターフェース回路ＩＮＴをポーリングし、
データレジスタ２を読み取る時、データを受信していれ
ば出力ゲートが開いているので、データレジスタ２の内
容をバスＢを介して睨み取り、処理を行なう。しか６潅
再びデータレジスタ２の読取りを行なう。−万データを
受信していない時は、出力ゲートが閉じているり〕で、
オール０又はオールドか読取られるっコンピータはオー
ルＯ又はオール１である場合には、データを受信してい
ないと判断し、処理を行なわない、しかる後再びデータ
レジスタ２の胱ウリを行なう。
発明σ〕効果
以」二内如く、′Ｘ発明によれは、レジスタの読取は１
回で丁むので、従来ｌこ比較して短縮を行なうことが可
能となる。
回で丁むので、従来ｌこ比較して短縮を行なうことが可
能となる。
第１図は従来のデータ受信制御方式を示す図、第２図は
そのタイムチャート、第３図は不発明の一実施例モ示す
図、第を図はレジスタの１を示丁図、第１図は第３図の
動作タイムチャートであるっ 図中ＩＮＴはインターフェース回路、１はデータ受信検
出回路、２はデータレジスタ、３はデータレジスタコー
ド変換回路、４はデータの状態情報発生回路である。 第 １ 図 半 、３ 図 第４図 、−２ｆ
そのタイムチャート、第３図は不発明の一実施例モ示す
図、第を図はレジスタの１を示丁図、第１図は第３図の
動作タイムチャートであるっ 図中ＩＮＴはインターフェース回路、１はデータ受信検
出回路、２はデータレジスタ、３はデータレジスタコー
ド変換回路、４はデータの状態情報発生回路である。 第 １ 図 半 、３ 図 第４図 、−２ｆ
Claims (1)
- 外部装置力Δらのデータをインターフェース回路を介し
て受信し、データ処理部（こより処理を行なうデータ受
信制御方式において、該インターフェース回路に、該デ
ータ受信の有無を検出するデータ受信検出回路、該テー
クを一時記憶するレジスタを設け、該データ処理部が該
インク−フェース回路に対して、受信データの読取りを
要求した時、該データ受信検出回路出力が、データを受
信したことを示している時は、該レジスタの内容を該デ
ータ処理部（こ通知し、該データ受君検出回路出力がデ
ータを受信していない時はその旨を通知する様（こした
ことを特徴とするデータ受信制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58019187A JPS59144246A (ja) | 1983-02-08 | 1983-02-08 | デ−タ受信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58019187A JPS59144246A (ja) | 1983-02-08 | 1983-02-08 | デ−タ受信制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59144246A true JPS59144246A (ja) | 1984-08-18 |
| JPH0137019B2 JPH0137019B2 (ja) | 1989-08-03 |
Family
ID=11992328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58019187A Granted JPS59144246A (ja) | 1983-02-08 | 1983-02-08 | デ−タ受信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59144246A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264829A (ja) * | 1985-05-17 | 1986-11-22 | Fujitsu Ltd | ネツトワ−ク制御装置の割込み制御方式 |
| JPH0516619U (ja) * | 1991-08-06 | 1993-03-02 | 大日本印刷株式会社 | クラツシユ機能を有するカートン |
-
1983
- 1983-02-08 JP JP58019187A patent/JPS59144246A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264829A (ja) * | 1985-05-17 | 1986-11-22 | Fujitsu Ltd | ネツトワ−ク制御装置の割込み制御方式 |
| JPH0516619U (ja) * | 1991-08-06 | 1993-03-02 | 大日本印刷株式会社 | クラツシユ機能を有するカートン |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0137019B2 (ja) | 1989-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07271403A (ja) | 非運用系メモリ更新方式 | |
| JPS59144246A (ja) | デ−タ受信制御方式 | |
| JPH0316655B2 (ja) | ||
| JP2609768B2 (ja) | 制御情報読出しデータの誤り検出方式 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| JPH064331A (ja) | １０進チェック回路 | |
| JP2908117B2 (ja) | ベクトル演算処理装置 | |
| JPS59123055A (ja) | 命令処理方式 | |
| JP2979918B2 (ja) | 割り込み検出回路 | |
| JPH04115339A (ja) | メモリエラー処理システム | |
| JPH02297235A (ja) | メモリデータ保護回路 | |
| JPH03233639A (ja) | マイクロプログラム制御装置 | |
| JPS62125453A (ja) | 記憶装置 | |
| JPS6052455B2 (ja) | パリティ検出機能のチェック方式 | |
| JPS6325380B2 (ja) | ||
| JPH03256131A (ja) | セグメント属性としてパリティモードを持つ電子計算機 | |
| JPH0486932A (ja) | メモリ障害検出方式 | |
| JPH0452742A (ja) | 記憶装置異常検出回路 | |
| JPS59119454A (ja) | 情報処理装置の障害報告方式 | |
| JPS6236578B2 (ja) | ||
| JPH0230058B2 (ja) | ||
| JPS6388669A (ja) | Ｃｐｕ間通信装置 | |
| JPS61109154A (ja) | 固定デ−タ・レジスタのエラ−検出方式 | |
| JPH04307632A (ja) | データラインモニタ |