JPS59144160A - プラスチツク封止型ic - Google Patents
プラスチツク封止型icInfo
- Publication number
- JPS59144160A JPS59144160A JP58019428A JP1942883A JPS59144160A JP S59144160 A JPS59144160 A JP S59144160A JP 58019428 A JP58019428 A JP 58019428A JP 1942883 A JP1942883 A JP 1942883A JP S59144160 A JPS59144160 A JP S59144160A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- alloy
- layer
- lead frame
- sealing mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は熱放散性が良好で、且つアウターリード部へ
の半田付性が良好なプラスチック封止型工Cに関するも
のである。
の半田付性が良好なプラスチック封止型工Cに関するも
のである。
従来フラスチック封止型工Cにおいて、その熱放散性を
高めるだめには、Cu合金をリードフレームの素材とし
て用い、S1チツプとリードフレームのチップポンディ
ング部との間は熱抵抗の小さいAu−3i共共晶台を行
なう必要があるが、この工程においては400℃以上の
温度に加熱されることからCu合金のアウターリード部
が過酸化状態になシ、通常のフラックス処理による半田
付けが困難になるばかシか、Sn電気メッキに際しても
前処理が難しくなるという欠陥があった。
高めるだめには、Cu合金をリードフレームの素材とし
て用い、S1チツプとリードフレームのチップポンディ
ング部との間は熱抵抗の小さいAu−3i共共晶台を行
なう必要があるが、この工程においては400℃以上の
温度に加熱されることからCu合金のアウターリード部
が過酸化状態になシ、通常のフラックス処理による半田
付けが困難になるばかシか、Sn電気メッキに際しても
前処理が難しくなるという欠陥があった。
また低温でSj−チップをリードフレームのチップポン
ディング部に塔載し接合する場合には使用するAgペー
ストが熱抵抗が大きく、真に熱放散を要求される工Cに
おいてはこの方法は使用しにくいという欠点があった。
ディング部に塔載し接合する場合には使用するAgペー
ストが熱抵抗が大きく、真に熱放散を要求される工Cに
おいてはこの方法は使用しにくいという欠点があった。
本発明者らは上記の点に鑑みて、熱放散性がよくて、し
かもアウターリード部への半田付は性が良好なプラヌチ
ック封止型工Cを得るべく検討した結果この発明に至っ
たものである。
かもアウターリード部への半田付は性が良好なプラヌチ
ック封止型工Cを得るべく検討した結果この発明に至っ
たものである。
次にこの発明を図面を参照しつつ説明する。即ちこの発
明は、図において1のリードフレームとして熱伝導をよ
くするためにSn4るいはFeを含有するCu合金また
はCu−42アロイ−Cu。
明は、図において1のリードフレームとして熱伝導をよ
くするためにSn4るいはFeを含有するCu合金また
はCu−42アロイ−Cu。
Cu−ステンレス−〇 uなどのクラッドテープ2をペ
ースメタルとしてこれをリードフレームの形状に打抜い
たのち、その全面おるいは少くともアウターリード部に
Fe−Ni、合金メッキ層8を形成したものを用い、か
つチップポンディング部5上のSiチップ4で発熱する
熱をリードフレーム1に伝えるだめに、S1チツプ4と
チップポンディング部5との接合をAu−7Sj−共晶
合金層6を介して行ったことを特徴とするものであり、
これによって高熱放散性にすぐれたプラスチック封止型
工Cを得んとするものである。なお10は封止樹脂層で
ある。
ースメタルとしてこれをリードフレームの形状に打抜い
たのち、その全面おるいは少くともアウターリード部に
Fe−Ni、合金メッキ層8を形成したものを用い、か
つチップポンディング部5上のSiチップ4で発熱する
熱をリードフレーム1に伝えるだめに、S1チツプ4と
チップポンディング部5との接合をAu−7Sj−共晶
合金層6を介して行ったことを特徴とするものであり、
これによって高熱放散性にすぐれたプラスチック封止型
工Cを得んとするものである。なお10は封止樹脂層で
ある。
ここにおいて、ポンディングワイヤー7としては、Au
線またはAz線を用いることができ、リードフレーム1
のインナーリード部8のワイヤーボンディング部のコー
ティング層9としてはAu。
線またはAz線を用いることができ、リードフレーム1
のインナーリード部8のワイヤーボンディング部のコー
ティング層9としてはAu。
Ag、Alなどを夫々要求されるコストと信頼性により
適宜選択して用いる。
適宜選択して用いる。
まだAu−3i共晶合金層6は予めリードフレーム1を
構成するクラッドテープ2表面のFe−N1合金メッキ
層3上にAg、Au、などのメッキを施したのち、Au
−8i箔を用いてもよいし、Auメッキ層に直接Siを
接着させる方法を採用してもよい。またこのAu−5i
共晶合金層に代えてAu−Ge共晶合金層でも同一の効
果が得られる。
構成するクラッドテープ2表面のFe−N1合金メッキ
層3上にAg、Au、などのメッキを施したのち、Au
−8i箔を用いてもよいし、Auメッキ層に直接Siを
接着させる方法を採用してもよい。またこのAu−5i
共晶合金層に代えてAu−Ge共晶合金層でも同一の効
果が得られる。
この発明において1.リードフレームベースメタpの平
面方向の熱伝導率を0.2co’l/am、 sec
6以上とするのは、それ以下では熱抵抗減少の効果が少
ないためである。またリードフレームを構成するクラッ
ドテープの全面まだは少くともアウターリード部にFe
−Ni合金メッキ層を施こす場合のFe−N1合金中の
Nj−の重量比は市販のフラックスで容易に除去可能な
Feの選択酸化が生じるN1の組成範囲であって30〜
60%が望ましい。
面方向の熱伝導率を0.2co’l/am、 sec
6以上とするのは、それ以下では熱抵抗減少の効果が少
ないためである。またリードフレームを構成するクラッ
ドテープの全面まだは少くともアウターリード部にFe
−Ni合金メッキ層を施こす場合のFe−N1合金中の
Nj−の重量比は市販のフラックスで容易に除去可能な
Feの選択酸化が生じるN1の組成範囲であって30〜
60%が望ましい。
さらにFe−N1合金メッキ層の厚みを0.5〜5、Q
Pmとするのは、Cuの酸化を防止し、且つ熱抵抗層と
しての効果が無視できる厚さとしたものである。
Pmとするのは、Cuの酸化を防止し、且つ熱抵抗層と
しての効果が無視できる厚さとしたものである。
−以上のような構成からなるこの発明のプラスチック封
止型工Cは、 (1)熱伝導率のよいCu合金あるいはCuを使用した
クラッドテープをベースメタルとして使用したリードフ
レームを用いること、およびSiチップと該リードフレ
ームのチップポンディング部との接合をAu−3i、共
晶合金層を介して行うこと、から良好な熱放散性のプラ
スチック封止型工Cを安価に得ることができ、生産性に
すぐれていること。
止型工Cは、 (1)熱伝導率のよいCu合金あるいはCuを使用した
クラッドテープをベースメタルとして使用したリードフ
レームを用いること、およびSiチップと該リードフレ
ームのチップポンディング部との接合をAu−3i、共
晶合金層を介して行うこと、から良好な熱放散性のプラ
スチック封止型工Cを安価に得ることができ、生産性に
すぐれていること。
(2) アウターリード部に設けたFe−Ni合金メ
ッキ層はCuの酸化を防止し、酸化物が安定でフラック
スで容易に除去できるFeの酸化物からなる酸化物層を
形成するから容易に半田付けやSnt[気メッキが可能
で工C組立後の工程が容易となる。
ッキ層はCuの酸化を防止し、酸化物が安定でフラック
スで容易に除去できるFeの酸化物からなる酸化物層を
形成するから容易に半田付けやSnt[気メッキが可能
で工C組立後の工程が容易となる。
などの利点を有するのである。
このようなプラスチック封止型工Cは高出力の工Cとし
て特に今後ますます高速が予想される論理工Cを中心に
その使用が期待されるのである。
て特に今後ますます高速が予想される論理工Cを中心に
その使用が期待されるのである。
以下この発明を実施例により詳細に説明する。
実施例
0.125−tのCDA194、Fe入シcu合金ヲフ
レスで打抜き、リードフレーム状にしたのち、このリー
ドフレームの全面に40%Ni−Fe合金メッキ層を厚
さ2.0μmに形成した。
レスで打抜き、リードフレーム状にしたのち、このリー
ドフレームの全面に40%Ni−Fe合金メッキ層を厚
さ2.0μmに形成した。
次いでこのメッキ層を被覆しだリードフレームのワイヤ
ーボンディング部およびチップボンディング部にスポッ
ト状にAuメッキ層を厚さ1μmに形成して複合リード
フレームとした。
ーボンディング部およびチップボンディング部にスポッ
ト状にAuメッキ層を厚さ1μmに形成して複合リード
フレームとした。
この複合リードフレームのチップポンディン、グ部にS
1チツプをAu−3i共晶法により、410℃に加熱し
て接合した。
1チツプをAu−3i共晶法により、410℃に加熱し
て接合した。
この後Au細線によるワイヤーボンディングを行ったの
ち、プラスチック封止を実施してこの発明のプラスチッ
ク封止型工Cを製造した。
ち、プラスチック封止を実施してこの発明のプラスチッ
ク封止型工Cを製造した。
上記で得た工Cを市販のフラックスを用い、60%5n
−40%pbの溶融半田(230℃)中に5分間浸漬す
る直接半田付けの可否、および発熱限界について、従来
のCu合合金リードフレーム用用、Agペースト接合し
た工C1および従来のCu合金リードフレームを用い、
Au−5j−共晶接合をしだ工Cとの比較テストをした
ところ第1表の結果を得、この発明の工Cが均一良好な
半田付性を有し、発熱量については、2、OWまでのも
のが工Cの特性劣化を生じるととなく連続使用可能なこ
とが認められた。
−40%pbの溶融半田(230℃)中に5分間浸漬す
る直接半田付けの可否、および発熱限界について、従来
のCu合合金リードフレーム用用、Agペースト接合し
た工C1および従来のCu合金リードフレームを用い、
Au−5j−共晶接合をしだ工Cとの比較テストをした
ところ第1表の結果を得、この発明の工Cが均一良好な
半田付性を有し、発熱量については、2、OWまでのも
のが工Cの特性劣化を生じるととなく連続使用可能なこ
とが認められた。
図面はこの発明にかかるプラスチック封止型工Cの断面
図である。 1・・・リードフレーム 2・9・クラッドメタμ
3・・・pe−Ni合金メッキ層 4・・・S1チツプ 5・・・チップボンディング
部6・・・Au−5r苺晶合金層 7・・−ボンディングワイヤー 8・・・インナーリード部 9・・・コーティング部 10・・・封止樹脂特許出
願人 住友電気工業株式会社代理人
弁理士和1)唱
図である。 1・・・リードフレーム 2・9・クラッドメタμ
3・・・pe−Ni合金メッキ層 4・・・S1チツプ 5・・・チップボンディング
部6・・・Au−5r苺晶合金層 7・・−ボンディングワイヤー 8・・・インナーリード部 9・・・コーティング部 10・・・封止樹脂特許出
願人 住友電気工業株式会社代理人
弁理士和1)唱
Claims (1)
- 【特許請求の範囲】 (1) ’!J−ドフレームのベースメタルとして良
熱伝導体を表層に有するクラッドテープを用い、該クラ
ッドテープよシなるリードフレームの少なくともアウタ
ーリード部に0.5〜5.0μm厚さのFe−N:L合
金メッキ層を設けるとともに、チップポンディング部上
へのSj−チップの塔載をAu−8j−あるいはAu−
Geの共晶接合にて行ったことを特徴とするプラスチッ
ク封止型工C0 (2) 良熱伝導体を表層に有するクラッドテープが
SnあるいはF19を含有するCu合金よυなることを
特徴とする特許請求の範囲第1項記載のプラスチック封
止型工C0 (8) 良熱伝導体を表層に有するクラッドテープが
Cu−4270イーCuあるいはCu−:y。 テンレス−Cuよシなることを特徴とする特許請求の範
囲第1項記載のプラスチック封止型工C3 (4) ベースメタμの平面方向の熱伝導率が0.2
ed/a、 SeO”Q以上であることを特徴とする特
許請求の範囲第1項記載のプラヌチック封止型工C0 (5) F e −N i合金層におけるN1の重量
比が30〜60%であることを特徴とする特許請求の範
囲第1項記載のプラスチック封止型工C0
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58019428A JPS59144160A (ja) | 1983-02-07 | 1983-02-07 | プラスチツク封止型ic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58019428A JPS59144160A (ja) | 1983-02-07 | 1983-02-07 | プラスチツク封止型ic |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59144160A true JPS59144160A (ja) | 1984-08-18 |
Family
ID=11999001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58019428A Pending JPS59144160A (ja) | 1983-02-07 | 1983-02-07 | プラスチツク封止型ic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59144160A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6186948U (ja) * | 1984-11-14 | 1986-06-07 | ||
KR20210057816A (ko) | 2018-10-04 | 2021-05-21 | 가부시키가이샤 자판엔진코포레숀 | 스프링 장치 |
-
1983
- 1983-02-07 JP JP58019428A patent/JPS59144160A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6186948U (ja) * | 1984-11-14 | 1986-06-07 | ||
KR20210057816A (ko) | 2018-10-04 | 2021-05-21 | 가부시키가이샤 자판엔진코포레숀 | 스프링 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04115558A (ja) | 半導体装置用リードフレーム | |
JPS5948546B2 (ja) | リ−ドフレ−ム用金属ストリップ及びその製造方法 | |
JP2989406B2 (ja) | 半導体装置用プリプレーテッドフレーム及びその製造方法 | |
US4767049A (en) | Special surfaces for wire bonding | |
JPS584955A (ja) | 金めつきされた電子部品パツケ−ジ | |
JPS59144160A (ja) | プラスチツク封止型ic | |
JPH01257356A (ja) | 半導体用リードフレーム | |
JPS61140160A (ja) | 半導体用リ−ドフレ−ム | |
JPH05109947A (ja) | 熱伝導材料とその製造方法 | |
JP2000068396A (ja) | ハーメチックシール用カバー | |
JPS6218744A (ja) | リ−ドフレ−ム | |
JPS6256597A (ja) | 電子部品のメツキ方法 | |
JPS58509B2 (ja) | メツキホウホウ | |
JPH03284869A (ja) | リードフレーム用クラッド材料 | |
JPH04137552A (ja) | リードフレーム | |
JPS58175852A (ja) | 半導体装置 | |
JPS6369241A (ja) | 半導体装置 | |
JPH0216761A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
JPS60144943A (ja) | 半導体装置の製造方法 | |
JPS60225450A (ja) | 半導体装置の製造法 | |
JPS601853A (ja) | 半導体用リ−ドフレ−ム | |
JPS617637A (ja) | 半導体 | |
JPS5998548A (ja) | プラスチツクパツケ−ジ半導体装置 | |
JPS6148953A (ja) | 樹脂封止形半導体装置の製造方法 | |
JPS59144159A (ja) | プラスチツク封止型ic |