JPS59139720A - パルス修正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はパルス修正装置に関するものであシ、特にそ
の第１および第２の入力端子に供給される第１および第
２の入力パルスに応じてその第１および第２の出力端子
にそれぞれ第１および第２の出力パルスを出力し、前記
第１の出力端子に第１のノセルスの中断後に最初に生じ
るパルスの端縁は、中断後に前記両入力端子に生じる対
応する最初のパルスの端縁間の位相関係には関係なく前
記第２の出力端子に生じる対応する最初の・ぞルスの端
縁よシ決して進まないように構成されたパルス修正装置
に関するものである。

〔発明の技術的背景〕

そのようなパルス修正装置は４ルギ一特許第８９３１８
０号明細書（Ｒ−ＢＲＡＵＮ６）に記載されておシ、例
えばデジタル位相検出器を伴った位相ロックルーズ用と
して有用である。それにおいては位相検出器はその２個
の入力端子がそれぞれパルス修正装置の第１と第２の出
力端子、すなわち基準および比較出力端子に接続され、
パ・　　ルス修正装置の第１と第２すなわち基準および
比較入力端子はそれぞれ基準ノソルス源の出力端隼およ
び電圧制御発振器の出力端子に接続されノ ている。電圧制御発振器はこの出力端子に比較、パルス
を出力する。上記特許明細書に記載されたよりにとの基
準パルス源の中断の終了後に、その瞬間における比較パ
ルスと基準パルスとの間の位相関係に関係なくパルス修
正装置はその基準出力端子に第１のパルス端縁を生じ、
それはこの修正装置の比較出力端子に生じる対応する最
初の・ぞルスの端縁よシ決して進んではならない。この
最初のパルスの端縁の目的は、基準、パルスを再びその
入力端子に供給できるようにされる前に位相検出器がそ
の真出力端子の共に付勢される予定の中性状態に最終的
にもたらすことである。位相検出器に影響できるために
、上述の最初の端縁によ）スタートした基準出力端子に
おけるーパルスの継続時間は充分に長くなければならな
い。

成る環境ではこの継続時間は以下の仁とから認識される
ように不充分になる可能性がある仁とが認められた。前
述のベルギー特許明細書によればノ９ルス修正装置の基
準出力端子における上述の最初のパルスの端縁は、中断
の終了後基準入力端子における最初のパルスの端縁の発
生後、そしてまた比較入力端子における対応する最初の
・セルスの端縁の発生後、成る時間的間隔をもって生成
される。この時間的間隔の長さはこれら最初の・ぞルス
の端縁間の位相差および・９ルス修正装置中の遅延に依
存する。基準出力端子における上述の最初の・ぞルスの
端縁にすぐ続く第２の、パルスの端縁は基準入力端子に
おける上述の最初の・ぐルスの端縁に続くその入力端子
における第２のパルスの端縁の発生の実質上すぐ彼に発
生、される。したがって、上述の最初および２番目の端
縁によシ限定され、上述の中断の終了後に基準出力端子
に生成された最初のパルスの継続時間は上述の位相差お
よび遅延ならびに基準入力端子における対応する最初の
パルスの継続時間に依存する。後者の継続時間はそれ自
身基準パルスの周波数および切断され或いはされならこ
の最初の、ｅルスに依存する。上述のようにパルス修正
装置の基準出力端子における最初の、ｅルスの継続時間
は予定状態に位相検出器をするように充分に長くなけれ
ばならないから、位相ロックループの実際の態様におい
ては基準パルスの周波数は４ＭＨｚ　Ｋ制限されなけれ
ばならなかった。

〔発明の概要〕

この発明の目的は、最初の端縁でスタートする第１の出
力端子における・ぞルスの継続時間が第１のパルスの中
断の終了において両入力端子におけるパルス間の位相推
移および修正装置中の遅延に実質上無関係である上述の
形式のパルス修正装置を提供することである。

この発明によれば、前記第１の出力端子において生成さ
れ転記最初の端縁によジスタートするパルスの継続時間
は前記第１および第２の入カ、Ｒルスの１つの継続時間
よシ実質上短くないという事実によシ達成される。

この発明のパルス修正装置の別の特徴は前記第２゛の出
力パルスが前記第１の入力パルスの中断された時に中断
されない前記第２の入カッ臂ルスのみに依存しそれと同
期していることである。

この発明のパルス修正装置のさらに別の特徴は、前記／
ぞルス継続時間が前記同期した第２の入力および出力ノ
セルスの一方の継続時間よシ実質上短くなく、前記１つ
の第２の出力・９ルスは前記第２の入力／Ｒパルス１つ
の最初の端縁と実質上一致している前記最初の端縁によ
ジスタートすることである。

したがって上述の、ｅルス継続時間は実質上第２の入力
または出力パルスの継続時間に等しい。

後に挙げた継続時間は一定であるので、最初に挙げたも
のはパルス修正装置中の遅延および中断後の第１と第２
の入力パルス間の位相変移には無関係である。さらに、
このパルス継続時間はまた第１の入力、ｅルスが中断さ
れた時同期した第２の入力および出カッ々ルスが中断さ
れないために切り取られ九パルスと無関係である。前述
のベルギー特許明細書による位相ロックループ中でこの
ノ臂ルス修正装置を使用することによって第１の入力端
キにおける基準パルスの周波数を４Ｗ（ｚから８ＭＨｚ
へ増加させることが可能になる。

この発明の／Ｒルス修正装置の１実施態様においては学
安定回路が設けられてそれが基準入力端子における・ぞ
ルスの存在或いは不存在を検出し、これらの基準、ｅル
スが予め定められた計数された時間インターバルの間入
力端子に入力されない時に・ぞルス修正装置の動作をス
タートさせる。しかしながら、そのような中断後、比較
ノソルスはこの時間インターバルが経過しない限シ比較
出力端子に現れ続け、最初の基準パルスの上述の最初の
端縁によシ上述の中性位置に最終的にもたらされる前に
、これらパルスの端縁が位相検出器を通常多数の連続し
た中間状態にする。しかしながら、もしもこの時間イン
ターバルが小さ過ぎる場合、例えば学安定回路があｔｂ
にも大きな公差で動作するため、および、或いはも゛し
も入力端子における基準、ｅルスの中断がこの時間イン
ターバルよりも短いならば、検出器に供給される比較パ
ルスの端縁の数が不充分であることにより、後者は上述
の中性状態に最終的にもたらされることはない。

この発明の別の目的は上述の形式で、この欠点のない・
ぞルス修正装置を提供することである。

この発明によれば、この目的は前記第１の入力、ｅルス
中断の終了後に前記第２の入力、ｅルスの端縁の数を予
定数計数した時に前記１個の第２の出力）々ルスの最初
の端縁を生成する計数手段を備えることによって達成さ
れる。

上述のように、第２の入カッ々ルスは中断されず、第２
の出力・ぞルスはそれと同期しているから、計数手段は
中断の終了から第２の入力・ぞルスの所望の端縁数を常
に計数することができる。

それら第２の入力パルスは次いでパルス修正装置の第２
の出力端子に上述の最初の端縁が第１の出力端子に生成
される前に第２の出力パルスの同様な端級数で現われる
。したがって、この・ぐルス修正装置は前述のベルギー
特許明細書に記載されたように位相ロックループ中で使
用される場合に、学安壷回路の動作および基準パルスの
中断の期間と無関係に修正動作例確実に行われる。

この発明の上述した、およびその他の目的および特徴は
添付図面を参照にした以下の１！２８Ａによってさらに
明瞭に理解できるであろう。

〔発明の実施例〕

第１図に示された位相ロックループＰＬＬは縦続（ｃａ
ｓｃｕｄｅ）接続のＡルス修正装置ＰＣ１デジタル位相
検出器ＤＰＤ、フィルタ回路網ＦＮおよび電圧制御発振
器ＶＣＯ（以下ＶＣＯという）よシ構成されている。パ
ルス修正装置ｐｃは基準）ＲルスＴ（第３図参照）の基
準電源に接続された基準入力端子Ｔと比較・ぞルスＳ（
第３図参照）を生成するＶＣＯの出力に接続された比較
入力端子Ｓと、基準出力端子Ｒ′＆比較出力端子Ｖとを
備えている。出力端子ＲとＶはデジタル位相検出器ＤＰ
Ｄの基準入力端子Ｒおよび比較入力端子Ｖに接続されて
いる。位相検出器ＤＰＤは一般に市場で入手できるもの
でよく例えばモトローラ社のＭＣ４０４４型が使用でき
る。デジタル位相検出器ＤＰＤは出力端子ＰＵおよびＰ
Ｄを有し、それらはフィルタ回路網の対応する名前の入
力端子に接続され、それぞれ入力端子ＲおよびＶと関係
している。

位相検出器の１２の可能な状態が第４図にそれぞれ日中
に示されてお、Ｄ（Ｌは低レベル、Ｈけ高レベル）、図
の左上に状態ＲＳＶ、ＰＵおよびＰＤの日中の関係位置
が示されている。１から１２までの番号を付された寺内
は特定の状態を示し、入力端子ＲまたはＶにおける信号
がＨからＬに変化する（ＲＬｔたはＶ↓で示される）か
、或いはＬからＨに変化する（ＲｔｔたはＶ↑で示され
る）時に特定の状態が展開する状態を示す矢印で終って
いる線によって少なくとも１つの他の円に連結されてい
る。もしも入力Ｒ，ＶがＨからＬに変化するならば、関
連する出力ＰＵ、ＰＤの状態は、それが前にＨにあった
ならばＨからＬに変化し、前にＬであったならばそのま
ま変化しない。もしも出力ＰＵ。

、ＰＤがＬにあシ、関係しない入力端子Ｖ、Ｈの状態が
ＨからＬに変化するならば、出力ＰＵ。

ＰＤの状態はＬからＨに変化する、換言すれば、入力Ｒ
がＨからＬへ変化する時、ＰＵはＨからＬに変化するこ
とができ、ＰＤはＬからＨに変化することができる。一
方入力ＶがＨからＬに変化する時、ＰＤはＨからＬに変
化することができ、ＰＵはＬからＨに変化することがで
きる。

ＰＵとＰＤは同時にＬになることはない。

状態５乃至８は中性状態であり、それにおいては両出力
ＰＵおよびＰＤは高レベルでｓｂ、−刃状ＭＩｌ乃至４
および９乃至１２は活性状態であシ、ＰＵおよびＰＤは
それぞれ一方が低レベルにある。

位相口、クルーズＰＬＬ中においてはｖＣＯの比較パル
スＳの周波数および位相は基準パルスＴの周波数および
位相の両者に対して調整される。

入力端子Ｒにおけるパルスの位相が入力端子Ｖにおける
。ｅルスの位相よシ進むとノソルスが出力端子ＰＵに生
じ、入力端子Ｒにおける信号の位相が入力端子Ｖにおけ
る信号の位相より遅れると出力端子ＰＤに信号が生じる
。出力端子ＰＵまたはＰＤにおけるパルスはこの位相差
に比例した幅を有する。

基準パルスＴが例えば基準信号源の故障により、或いは
別の基準信号源が基準入力端子Ｔに接続されるために中
断される時、中断後に入力端子Ｔに現われる基準パルス
の位相は中断前に入力端子Ｔに存在した基準パルスの位
相に対して進み、或いは遅れている可能性がある。前述
のベルギー特許第８９３１８０号（Ｒ−Ｂｒａｕｎ６）
明細書に詳細に説明されているように１．ｅルス修正装
置ＰＣが存在しないと位相ロックルーゾによシ実行され
た位相調整は、中断後に入力端子ＴＫ現われる基準・に
ルスＴの位相が中断前に入力端子Ｔに与えられた基準・
ぞルス信号の位相よシ進んでいる時には悪化する方向に
行われる。

しかしながらノ臂ルス修正装置ＰＣを使用することによ
ってこの一動作は回避される。それはその出力端子Ｒ，
Ｖの状態がその入力端子Ｔ、Ｓの状態の関数であシ、基
準入力端子Ｔにおける基準ノソルスＴの中断後、基準出
力端子Ｒに生じる基準）パルスの最初の端縁部はその瞬
間に・ぞルス修正装置ｐｃの基準および比較入力端子Ｔ
およびＳにおける対応する最初の端縁間の位相関係とは
関係なく、常に比較出力端子Ｖにおける比較パルスの対
応する端縁よシ遅れるように動作するからである。

第２図に示すパルス修正装置ｐｃは、基準入力端子Ｔ、
比較入力端子Ｓ１基準出力端子Ｒおよび比較出力端子Ｖ
を有し、再トリガ可能な勢安定回路ＲＭＳ　、シフトレ
・ラスタＳＲ５負ｃＤ縁部でトリガされるＪＫフリップ
フロップＪＫＦＦ、正の縁部でトリガされるＤクリップ
φフ日、プＤＦＦ　、アンドゲートＧ１およびＧ２、オ
アゲートＯＲ１お・よびインバータＩＮＶ　１およびＩ
ＮＶ　２を備えている。これら全ての回路は図示のよう
に接続されておシ、一般に市販されている。

まず、第３図の左側に示された各条件について説明する
。獣安定回路ＲＭＳは基準入力端子Ｔに接続されておル
、この入力端子Ｔにおける基準パルスの存在、不存在を
検出する検出手段を構成している。事実、そのような基
準パルスＴが存在している限シは勢安定回路ＲＭＳはこ
れら基準・ぞルスの立上シ（正方向に増加する）端縁の
それぞれによってトリガされ、そのためシフトレジスタ
ＳＲのいわゆる直列データ入力、端子Ａを制御その出力
ＭＳはＨ状態に留る。比較パルスＳがシフトレジスタＳ
Ｒのシフトパルスとして与えられ、その立上シ端縁によ
りＨ状態はシフトレジスタＳＲを通ってシフトされ、そ
のため成る瞬間においてはその出力端子ＱＤおよびした
がってＪＫＦＦのＪ入力端子はＨ状態にされる。比較・
９−ルスＳ（図示せず）の立上り縁部に続く比較ｉＲパ
ルス立下υ（負方向に変化する）縁部（図示せず）Ｋよ
シＪＫフリップフロップＪＫＦＦがトリガされＪＫＦＦ
の出力端子Ｑ１およびＱＪはそれぞれＨおよびも状態に
される。アンドゲートＧｌは出力ＱＤおよびＱＩＣ第３
図参照）によって制御されるから、アンドゲートＧ１の
出力信号ＱＤ−Ｑｌはその時はＬ状態にある。ＪＫＦＦ
の出力端子ＱＪにおけるＨ状態の信号は比較パルスＳの
最後に述べた立下シ端縁に続く基準パルスＴの立上シ端
縁（図示せず）によシロフリップ・フロ↓プＤＦＦ中に
記録される。

その結果ＤＦＦの出力端子Ｑ２はＨ状態になる。

アンドゲートＧ２は出力ｑ２および基準、ｅルスＴによ
って制御されるから、Ｇ２の出力信号Ｑ２・Ｔは基準、
パルスに後続したものとなる。

プントゲートＧｌおよびＧ２の出力端子におけるノ々ル
スはオアゲー）ＯＲに供給され、そこからインバータＩ
ＮＶ　１を経て基準出力端子Ｒに供給され、そこに次式
で示す基準Ａルス信号Ｒが生じる。

Ｒ＝ＱＤ＠ＱＪ＋Ｑ２・Ｔｔたは ＱＤ−ＱＪ・Ｇ２・Ｔ ここでＱＤ拳Ｑｌ′およびＧ２−ＴはＧｌ、Ｇｌの出力
信号の反転値であシ、第３図に示されている。ＱＤ・Ｃ
了はＬであり、Ｇ２はＨであり、Ｒ＝Ｔであるから、そ
れ故基準・ぞルスＴの反転したものがｐｃの出力端子Ｒ
に生じる。／＃ルス修正装置ｐｃの出力端子Ｖにおいて
は常に信号ｖ＝ｉすなわち比較・臂ルスＳの反転したも
のが生じる。ゲートＧＪ、Ｇｆｆおよびインノ々−タＩ
ＮＶ　Ｊの存在によシ、Ｂの端縁はＴのそれに対して若
干遅れることに注目すべきである。ｐｃの出力端子Ｒ，
ＶおよびＤＰＤの出力端子ＰＵおよびＰＤにおけるパル
スは第３図の左手部分に示されるような状態でアシ、対
応するＤＰＤの状態は最後の行ＳＴに示されている。こ
れらの状態は第４図と対応させることによって容易に認
められるよう（８Ｔの行中の数字は第４図の円の番号を
示す）。

１例として基準入力端子Ｔにおける基準パルスＴがＴの
立上夛端縁の発生において中断されたとする。この中断
が時定数ＴＳよシ長い時間経過して終了した時、単安定
回路ＲＭＳはそのゼロ状態にリセッ′トされ、その出力
ｔＳはＬ状態にある。シフトレ・ジスタＳＲおよび両フ
リ、プフロ、プＪＫＦＦ、　ＤＦＦはその時リセットさ
れ、このシフトレジスタめ直列ｆ−タ入力端子ＡはＬ状
態にされる。その結果、出力端子ＱＤ、ＱＩ＊Ｑ２はＬ
状態になυ、そのため基準出力端子ＲはＨ状態にされる
（上述の関係参照）。ｐｃの出力端子Ｒ，ＶおよびＤＰ
Ｄの出力端子ＰＵ、ＰＤの状態は再び第３図に示された
ようになシ、それに続（ＤＰＤの状態は再びこの図の最
後の行ＳＴ上に示される。

基準パルスＴの中断の終了後、これらのパルスＴは）臂
ルスＲに対して図示のような位相変移を持つようＫなる
。ノ９ルスＴの最初の立上シ端縁、すなわちパルスＴＪ
（第３図）の立上シ端縁は単安定回路ＲＭＳをその不安
定状態にトリガーし、その出力端子ＭＳはＨ状態になる
。これによって後者のＨ状態はパルスＴの上述の最初の
立上り端縁すなわち・臂ルスＴノの立上シ端縁に続く比
較ノ々ルスＳの立上り端縁、すなわちパルス８７，８４
．８５等３よってシフトレジスタＳＲを通ってシフトさ
れる。このよう托してシフトレジスタＳＲの出力端子Ｑ
Ａ、・・・ＱＤの状態はパルス８１．・・・８４の立上
シ端縁においてそれぞれＨに変化する。シフトレジスタ
ｇＲの出力端子ＱＤの状態がパルスＳ４の立上シ端縁に
おいてＨ状態Ｋｌると、グー）Ｇ７の出力信号ＱＤ・１
１の外転状態ＱＤ−ＱｌはゲートＧｌにおける遅延によ
１）８４の立上シ端縁よりやや遅れてＬ状態になる。そ
の後出力端子ＱＤのＨ状態はその直後のＳ４の立下シ端
縁によシＪＫＦＦ中に記録される。このようにしてＪＫ
ＦＦ　　の出力端子Ｑ１およびＱｌの状態はそれぞれＨ
およびＬになり、それ故ナントゲートＧ１の出力信号の
反転ＱＤ−Ｑ了は・ぞルスＳ４の立下り端縁のすぐ彼に
再びＨ状態になる。ＪＫＦＦの出力端子Ｑ１のＨ状態は
最後に述べたパルスＳ４の立下り端縁にすぐ続いた基準
信号Ｔの立上り端縁、すなわち、ｖルスＴＳ（Ｄ立上シ
端縁によってｐフリップ７０ツブＤＦＦ中に記録される
。したがってＤＦＦの出力端子Ｑ２の状態はＨになり、
それ故アンドゲートＧ２の出力信号の状態の反転信号Ｑ
２・Ｔは信号Ｔの反転に続く。基準出力端に等しいから
、この信号は第３図に示さ五たとおυのものとなυ、　
ＤＰＤの状態はこの図の最後の行ＳＴに示されたような
、第４図かシ導かれるものとなる。

第３図からまた、パルスＴの反転が基準出力端子Ｒに現
れることが許容される面に、基準出力端子Ｒの状態はパ
ルスＳ４の継続時間に実質上等しい期間ＴＬの期間りに
され、この期間の両端縁はグー）ＧＪおよびＧ２の存在
により、ｅルスＳ４の端縁に対して若干遅延されるとと
妙（判る。換言すれば、Ｖ＝Ｓであるから、中断後のＲ
の立下シ端縁（Ｒ↓）はＶの対応する立下り端縁（Ｖ↓
）より若干遅れた位置にあり、そのためデジタル位相検
出器ＤＰＤの出力ＰＵおよびＰＤは第３図に示すように
変化する。出力端子Ｒにおける負方向の・でルスＴＬの
期間≠！実質上ノにルスＳ４に等しいことにより、もし
もノぐルスＳ４が充分に長いならば、例えば使用される
デジタル位相検出器ＤＰＤの最小反応時間である３０ミ
リ秒より長けれ７．ｎｐＤが正確に動作することがさら
に確実になる。

シフトレジスタＳＲを設けた目的は、中断の終了後にＲ
１↓が期間ＴＬのスタートにおいてそれに供給される前
に予定数のＶ↑およびＶ↓力力位位相検出器供給される
ことを確実にするためであシ、とれらＶ↑およびＶ↓の
全ては位相検出器が中間状態の数を通じて展開され、Ｒ
Ｌ　ｄｉそれを最終的に中性状態５にもたらすようにす
る。これは次のことから明らかになる。

第３図に示された場合に対してＲ↑、Ｒ↓、Ｖ↑および
Ｖ↓の連続があシ、それはＤＰＤの状態を次のように展
開させる。

←）活性状態２から中性状態５，８．７に続いている。

伽）中断の開始からその終了まで、活性状態２に対して
これら中性状態５および６ならびに活性状態９，１０，
１１．および１２に続く。

（ｃ）中断の終了からＴＬの開始においてＲ↓によって
最終的に状態５にもたらされるようにシフトレジスタＳ
ＲによシカラントされたＶ↑およびＶ↓の予定数によシ
状態１２と状態１１が交互に生じる。中断の終端におい
て位相検出器の状態に拘シなく、とのＶ↑とＶ↓の予定
数はそこにＲ↓が供給される紡にこの検出器を状態１２
にもたらすに充分である。

この動作はまたＴＳの値および中断の継続期間と無関係
である。

（ｄ）その後再び状態８，７．２が生じる（状態８の代
りに状態６を経過する最初の回を除く）。

しかしながら、シフトレジスタＳＲは中断の終了後に中
断されない比較パルスＶと共に出力端子Ｒに再び現われ
る。基準パルスに同期していることに注意しなければな
らない。そのようなシフトレジスタＳＲの代シにパルス
Ｓのカウンタを使用するとともまた可能である。

以上、この発明の原理を特定の装置に関連して説明した
。゛しかしながら、この説明は鵬なる例示にすぎないも
のであって、特許請求の範囲に記載された発明の技術的
範囲を制限するものではないことを明確に理解すべきで
ある。

【図面の簡単な説明】

第１図はこの発明によるパルス修正装置ｐｃを含む位相
ロックループのブロック図であり、第２図は、Ｒルス修
正装置の１実施例の詳細図である。第３図は第２図のパ
ルス修正装置ＰＣおよび第１図のデジタル位相検出器Ｄ
ＰＤの各点に生じるパルス信号を示し、第４図は第１図
のデジタル位相検出器ＤＰＤの全ての可能な状態を示す
。 ＰＣ・・・、ｅルス修正装置、ＤＰＤ・・・デジタル位
相検出器、ＦＮ・・・フィルタ回路網、ＶＣＯ・・・電
圧制御発振器、ＲＭＳ・・・争安定回路、ＳＲ・・・シ
フトレジスタ、ＪＫＦＦ・・・ＪＫフリップ・７０ツゾ
、ＤＦＦ・・・Ｄフリ、ゾ・フロップ、Ｇｌ　、Ｇ２・
・・アンドゲート、ＯＲ・・・オアゲート、ＩＮＶ　Ｉ
　、　ＩＮＶ　２・・・インバータ、Ｔ・・・基準ノセ
ルス、Ｓ・・・比較ノ々ルス。

Claims (1)

1. 【特許請求の範囲】 （リ　第１および第２の入力端子に供給された第１およ
   び第２の入力パルスに応じてその第１および第２の出力
   端子に第１および第２の出力パルスをそれぞれ出力し、
   前記第１のパルスの中断後前記第１の出力端子に生じる
   最初のパルスの端縁は前記中断後前記側入力端子に生じ
   る対応する最初のパルスの端縁間の位相関係と無関係に
   前記第２の出力端子に生じる対応する最初の、ｅルスの
   端縁よシ進んではならないパルス修正装置において、 前記第・１の出力端子において生成され、前記最初の端
   縁で始まる７１９ルスの継続時間は前記第１および第２
   の入力パルスの１つの継続時間より実質上短くないこと
   を特徴とするパルス修正装置。 （２）第２の出力パルス（イ）は第１の入力パルスが中
   断される時に中断されない第２の入力パルス（Ｓ）にの
   み依存しそれと同期していることを特徴とする特許請求
   の範囲第１項記載のノソルス修正装置。 （３）　　パルス継続時間（’ｆ’Ｌ　）は前記同期し
   た第２の入力パルス（Ｓ）および出力・９ルス（ロ）の
   １つ（Ｓ４．Ｓりのそれよ−りも実質上短くなく、前記
   １つの第２の出力・ｑルス（８４）は前記１つの第２の
   入力・臂ルス（Ｓ４）の最初の端縁と実質上一致してい
   る前記最初の端縁よりスタートすることを特徴とする特
   許請求の範囲第２項記載のパルス修正装置。 （４）　　前記第１の入力・ぐルス（ｒ）の中断の終了
   後、酊記第２の入力・ぞルス＠）の端縁の予定数を計数
   した時に前記１つの第２の出力パルス（「７）の最初の
   端縁を生成する計数手段（ＳＲ）を備えていることを特
   徴とする特許請求の範囲第３項記載のノソルス修正装置
   。 （５）　　ｌ’ルス修正装置の前記第１の入力端子によ
   シ構成された入力端子を有する再トリガ可能な単安定回
   路（ＲＭＳ　）と、この単安定回路の出力が結合される
   データυ）およびリセット（ロ）入力端子を備え、前記
   計数手段を構成し、さらにパルス修正装置の第２の入力
   端子に結合されたクロック入力端子（Ｓ）を備えたシフ
   トレジスタ（ＳＲ）と、前記最初の端縁でスタートする
   前記ノクルスをパルス修正装置の前記第１の出力端子に
   生成することができるように構成され、前記シフトレジ
   スタ（ＳＲ）の出力端子（ＱＤ）に結合された論理手段
   （ＪＫＦＦ、ＤＦＦ、ＧＪ、Ｇ、？、ＯＲ。 ＸＮｖＩ）とを具備し、前記単安定回路（ＲＭＳ）が前
   記中断の終了における第１の入力・ぞルヌの再出現を検
   出し、前記シフトレジスタが前記第２の入力パルスの端
   縁の予定数を計数ししたがって前記出力端子（ＱＤ）を
   付勢したときに前記論理手段の動作が開始されることを
   特徴とする特許請求の範囲第４項記載の）パルス修正装
   置。 （６）　　前記論理手段は第１の記憶手段（ＪＫＦＦ　
   ）と、第２の記憶手段（ＤＦＦ）と、ゲート手段（Ｇ１
   ．Ｇ２．ｏＲ）とを具備し、前記第１の記憶手段（ＪＫ
   ＦＦ　）は前記計数された予定数に続く前記第２の入力
   パルスの端ｆｉ（ｓ４↓）の制御下に前記シフトレジス
   タ（ＳＲ）の出方端子（ＱＤ）の前記付勢状態を記録す
   ることができ、前記第２の記憶手段（ＤＦＦ）は前記第
   １の記憶手段（ＪＫＦＦ　）の出力端子（Ｇ７　）に結
   合されて前記第２の入力パルスの前記後続する端縁（８
   ４↓）に続く前記第１の入力・々ルスの端縁（Ｔ６↑）
   の制御下に前記第１の記憶手段（ＪＫＦＦ　）の記録さ
   れた状態（Ｑｌ）を蓄積可能に構成され、前記ゲート手
   段は前記シフトレジスタ（ＳＲ）および前記第１および
   第２の記憶手段（ＪＫＦＦ　、ＤＦＦ　）の出力端子（
   Ｑ　ＤＩ　Ｑ　Ｊ　Ｉ　Ｑ　ｚ　）および前記・ぐルス
   修正装置の第１の入力端子σ）に結合されかつ出方端子
   が前記パルス修正装置の第１の出方端子（６）Ｋ結合さ
   れ、前記ゲート手段は第１の出方信号Ｒを出力しＲ＝Ｑ
   Ｄ−９丁・Ｇ２・Ｔ　であシ、それにおいてＱＤはシフ
   トレジスタの前記状態であシ、Ｑｌ、Ｇ２は第１．第２
   の記憶手段の出力であシ、Ｔはパルス修正装置の第１の
   入力端子の入力であるととを特徴とする特許請求の範囲
   第５項記載のパルス修正装置。 （７）　　第１の記憶手段は、Ｊ入力端子がシフトレジ
   スタの出力端子（ＱＤ）に結合され、クロ、り入力端子
   （Ｃ）がパルス修正装置の第２の入力端子０）に結合さ
   れ、出力端子の１つ（Ｑ））が前記シフトレジスタ出力
   端子（ＱＤ）と共に第１のゲ大ト回路（Ｇ））に結合さ
   れているＪＫツ クリップ會フロップ（ＪＫＦＦ　）であり、第１のゲー
   ト回路（Ｇ１）−は前記ゲート手段の一部を構成し、そ
   の出力端子は前記・々ルス修正装置の第１の出力端子（
   ６）に結合されていることを特徴とする特許請求の範囲
   第６項記載の・ｑルス修正装置。　　− （８）　　前記第２の記憶手段はクロック入力端子Ｃ）
   が・臂ルス修正装置の前記第１の入力端子に接続され、
   出力端子（Ｇ２）が前記・々ルス修正装置の第１の入力
   端子と共に第２のゲート回路（Ｇ２）に結合されている
   Ｄクリップ拳フロ。 プ（ＤＦＦ）であシ、第２のゲート回路（Ｇ２）は前記
   ゲート手段の一部を構成し、その出力端子は前記ノ９ル
   ス修正装装置の第１の出力端子（６）に結合されている
   ことを特徴とする特許請求の範囲第６項記載の、パルス
   修正装置。 （９）　　−’ルス修正装置の第２の入力端子はインバ
   ータ（ＩＮＶＪ　）を経てパルス修正装置の第２の出力
   端子に接続されていることを特徴とする特許請求の範囲
   第１項記載の・ぞルス修正装置、。 αＩ　パルス修正装置がその前記出力端子に結合された
   ２個の入力端子（Ｒ，Ｖ）を有するデジタル位相検出器
   （ＤＰＤ）と、このデジタル位相検品器（ＤＰＤ）の２
   個の出力端子（ＰＵ、ＰＤ）に結合され、出力端子がノ
   ９ルス修正装置の前記第２の入力端子に結合されて前記
   第２の入力パルスを出力する制御された発振器とによっ
   て構成される位相ロックルーゾ（ＰＬＬ　）の一部を構
   成しておシ、その第１の入力端子に基準信号源からの／
   ９ルスが第１の入力パルスとして供給されることを特徴
   とする特許請求の範囲第１項乃至第９項のいずれか１項
   記載のノにルス修正装置。 ０ル　第１および第２の入力端子と、デジタル位相検出
   器の第１および第２の入力端子に結合された第１および
   第２の出力端子とを備えたパルス修正装置を具備し、こ
   のパルス修正装置は前記第１および第２の入力端子に供
   給された第１および第２の入力、パルスに応じて前記第
   １および第２の出力端子にそれぞれ第１および第２の出
   カッＲルスを出力し、前記第１の入力パルスの中断後に
   前記ｇｔの出力端子に生じた最初のパルスの最初の、パ
   ルス端縁は前記中断後に前記両入力端子に生じる対応す
   る最初のノ９ルスの端縁間の位相関係に関係なく前記第
   ２の出力端子に生じる対応する最初のパルスの端縁よシ
   進んでいることのない装置において、 ノにルス修正装置は前記第１の入力、パルスの中断の終
   了後前記第２の入力パルスの端縁の予定数を計数した時
   に前記第２の出力端子に前記最初の端縁を生成する計数
   手段を備えていることを特徴とする装置。