JPS59133610A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS59133610A JPS59133610A JP58008075A JP807583A JPS59133610A JP S59133610 A JPS59133610 A JP S59133610A JP 58008075 A JP58008075 A JP 58008075A JP 807583 A JP807583 A JP 807583A JP S59133610 A JPS59133610 A JP S59133610A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- trace
- addresses
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13037—Tracing
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14098—Displaying instructions for monitoring state of machine
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Debugging And Monitoring (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ピ）発明の分野
この発明はプログラマブルコントローラ、特ニ命令実行
過程をモニタし得るプログラマブルコントローラに関す
る。
過程をモニタし得るプログラマブルコントローラに関す
る。
（ロ）発明の背景
従来のプログラマグルコントローラには、アドレスを入
力するとそのアドレスに対応する内容及び入出力状態を
モニタする。すなわちトレース機能を有するものがある
が、プログラムが分岐１合流している場合実行中の命令
がどのルートを経て進行して来たか確認し、モニタし得
るものは今だ開発されていない。そのため使用者（オペ
レータ）は、プログラマブルコントローラの実行時、命
令が０番地より、順次実行される時は上記した従来のト
レース機能で、制御の流れを十分確認できたがプログラ
ム中に制御の流れを変える命令〔たとエバジャンプ（Ｊ
ＵＭＰ）や条件付ジャン７”（Ｃｏｎｄｉｔｉｎａｌ
ＪＵＭＰ））がある場合には、ユーザプログラム命令の
特定のアドレスにおいて、何れのルートを経て制御が移
ってきたのか容易に知ることができなかった。しかしな
がら、プログラマグルコントローラにおいて制御の流れ
て来たルートを知シ得るとデパック処理を行なう場合や
被制御系の工程の流れ等をつかむのに非常に便利である
。
力するとそのアドレスに対応する内容及び入出力状態を
モニタする。すなわちトレース機能を有するものがある
が、プログラムが分岐１合流している場合実行中の命令
がどのルートを経て進行して来たか確認し、モニタし得
るものは今だ開発されていない。そのため使用者（オペ
レータ）は、プログラマブルコントローラの実行時、命
令が０番地より、順次実行される時は上記した従来のト
レース機能で、制御の流れを十分確認できたがプログラ
ム中に制御の流れを変える命令〔たとエバジャンプ（Ｊ
ＵＭＰ）や条件付ジャン７”（Ｃｏｎｄｉｔｉｎａｌ
ＪＵＭＰ））がある場合には、ユーザプログラム命令の
特定のアドレスにおいて、何れのルートを経て制御が移
ってきたのか容易に知ることができなかった。しかしな
がら、プログラマグルコントローラにおいて制御の流れ
て来たルートを知シ得るとデパック処理を行なう場合や
被制御系の工程の流れ等をつかむのに非常に便利である
。
すなわち実際に処理実行された過程の流れを容易に把握
し得るプログラマグルコントローラヲ提供するにある。
し得るプログラマグルコントローラヲ提供するにある。
に）発明の構成と効果
上記目的を達成するためにこの発明のプログラマ７”／
Ｉｚコニ／ ） Ｏ−ラはトリガトレースモードラ指定
する手段でトレースモードを指定するとともに。
Ｉｚコニ／ ） Ｏ−ラはトリガトレースモードラ指定
する手段でトレースモードを指定するとともに。
トリガトレースの起点となる命令を命令入力手段で入力
し、上記トレースモードの指定状態下でのユーザプログ
ラムの実行中に上記起点命令を基準に２前後の処理命令
そのアドレスを記憶手段傾一時退避記憶しておき、必要
にょシその記憶手段に記憶された処理命令、そのアドレ
スを表示器に表示するようにしている。
し、上記トレースモードの指定状態下でのユーザプログ
ラムの実行中に上記起点命令を基準に２前後の処理命令
そのアドレスを記憶手段傾一時退避記憶しておき、必要
にょシその記憶手段に記憶された処理命令、そのアドレ
スを表示器に表示するようにしている。
この発明のプログラマブルコントローラによれば、たと
えば起点となる命令としてユーザプログラムの合流点、
あるいは分岐点の命令を入力し。
えば起点となる命令としてユーザプログラムの合流点、
あるいは分岐点の命令を入力し。
この起点命令の前後にわたシ実行された命令及びそのア
ドレスを記憶手段に記憶しておきこれを表示手段に順次
表示することにょシ使用者はプログラムの実行状態すな
わち流れを知ることができ。
ドレスを記憶手段に記憶しておきこれを表示手段に順次
表示することにょシ使用者はプログラムの実行状態すな
わち流れを知ることができ。
システムの動きを容易に把握できる。これによシ従来よ
シ一段と使い勝手の良いプログラマブルコントローラを
得ることができる。
シ一段と使い勝手の良いプログラマブルコントローラを
得ることができる。
（ホ）実施例の説明
以下２図面に示す実施例によシこの発明をさらに詳細に
説明する。
説明する。
第１図は、ユーザプログラムの一例の部分フローであり
、ラベル命令を実行する場合を示している。ここに示す
ユーザプログラムの各命令は、後述するプログラマグル
コントローラのユーザプログラムメモリに、以下に示す
アドレス対応で記憶されている。
、ラベル命令を実行する場合を示している。ここに示す
ユーザプログラムの各命令は、後述するプログラマグル
コントローラのユーザプログラムメモリに、以下に示す
アドレス対応で記憶されている。
アドレス 命令
１０００ ＡＮＤＩＯ
１００１ＣＪＰＬＢＬ ０
１００２ ０ＵＴＯ
１００３ＬＢＬ １
１００４ ０ＵＴ！
３０００ ＬＢＬ ０
５００１ ０ＵＴ １
５００２ ＪＭＰ ＬＢＬ１以下の説明では
上記ユーザプログラムを例にとシ、トレーストリガ機能
すかわち起点命令を基準にした前後の実行命令の一時記
憶及びその記憶内容の表示について説明する。
上記ユーザプログラムを例にとシ、トレーストリガ機能
すかわち起点命令を基準にした前後の実行命令の一時記
憶及びその記憶内容の表示について説明する。
第２図はこの発明が実施されるプログラマブルコントロ
ーラを示すブロック図であって、ここに示すプログラマ
ブルコントローラは、上記例で示したユーザプログラム
を記憶するユーザプログラムメモリ１．被制御系とイン
タフエーヌされる入出力回路、入出力データを記憶する
メモリ３．システムプログラムを記憶するＲＯＭ４．Ｒ
ＯＭ４に記憶されるシステムプログラム及びユーザプロ
グラムメモリ１に記憶されるユーザプログラムにしたが
い、制御動作を実行するＣＰＵ５．システム動作実行中
の各種データ記憶用及びフラグ用等に割当られるＲＡＭ
６および使用者操作用のプログラムコンソール部（以下
プロコンという）７とから構成されている。なおＲＡＭ
６におけるＦＤはトレーストリガ機能を指定するフラグ
、Ｆｌはトリガオンすなわちトレーストリガ動作に入っ
たことを示すフラグ、Ｆ２はトレーストリガ終了を示す
フラグである。またＲＯ，Ｒ１，・・・・・・、Ｒ８は
第３図に示すように、起点命令を中心として−１゜０、
・・・・・・、＋７ステツプの実行命令及びそのアドレ
スを記憶するための領域である。ここで−は起点命令よ
シも以前、＋は起点命令よシも以後のステップを示して
いる。Ｒ９は起点命令すなわち指定ラベルのアドレスを
記憶するための領域である。
ーラを示すブロック図であって、ここに示すプログラマ
ブルコントローラは、上記例で示したユーザプログラム
を記憶するユーザプログラムメモリ１．被制御系とイン
タフエーヌされる入出力回路、入出力データを記憶する
メモリ３．システムプログラムを記憶するＲＯＭ４．Ｒ
ＯＭ４に記憶されるシステムプログラム及びユーザプロ
グラムメモリ１に記憶されるユーザプログラムにしたが
い、制御動作を実行するＣＰＵ５．システム動作実行中
の各種データ記憶用及びフラグ用等に割当られるＲＡＭ
６および使用者操作用のプログラムコンソール部（以下
プロコンという）７とから構成されている。なおＲＡＭ
６におけるＦＤはトレーストリガ機能を指定するフラグ
、Ｆｌはトリガオンすなわちトレーストリガ動作に入っ
たことを示すフラグ、Ｆ２はトレーストリガ終了を示す
フラグである。またＲＯ，Ｒ１，・・・・・・、Ｒ８は
第３図に示すように、起点命令を中心として−１゜０、
・・・・・・、＋７ステツプの実行命令及びそのアドレ
スを記憶するための領域である。ここで−は起点命令よ
シも以前、＋は起点命令よシも以後のステップを示して
いる。Ｒ９は起点命令すなわち指定ラベルのアドレスを
記憶するための領域である。
プロコン７はケース外部の操作面に表示器７Ａ及びキー
ボード７Ｂｆ備えておシ、ケース内部には制御回路７Ｃ
を備えている。プロコン７の操作面の具体図を第４図に
示している。
ボード７Ｂｆ備えておシ、ケース内部には制御回路７Ｃ
を備えている。プロコン７の操作面の具体図を第４図に
示している。
次に第５図、第６図に示すフロー図に従って。
上記プログラマブルコントローラのトレーストリガ処理
、モニタ処理について説明する。
、モニタ処理について説明する。
動作が開始されると第５図に示すように先ずフラグＦ□
、 Ｆｌ、Ｆ２．記憶領域ＲＯ，Ｒ１，・・・Ｒ９をク
リアする等のイニシャル処理を行なう〔ステップＳＴ（
以下単にＳＴと記す〕１〕。続いてプロコンサービス処
理に入る（ＳＴ’２）。このルーチンでは第６図に示す
ように、プロコン７のキーボード７Ｂの何れかのキーが
押されたか否か判定され（ＳＴ２０１ ） 、もし何れ
かのキーが押されていると続いてトレーストリガ機能の
指定か判定される（ＳＴ ２０２ ）。この実施例では
モニタキーとＬＢＬ（ラベル命令）キーの操作によｐ）
レーストリガモードが指定されるが、トレーストリガモ
ードは他に特別のキーを設けてそのキーの操作によって
指定してもよい。
、 Ｆｌ、Ｆ２．記憶領域ＲＯ，Ｒ１，・・・Ｒ９をク
リアする等のイニシャル処理を行なう〔ステップＳＴ（
以下単にＳＴと記す〕１〕。続いてプロコンサービス処
理に入る（ＳＴ’２）。このルーチンでは第６図に示す
ように、プロコン７のキーボード７Ｂの何れかのキーが
押されたか否か判定され（ＳＴ２０１ ） 、もし何れ
かのキーが押されていると続いてトレーストリガ機能の
指定か判定される（ＳＴ ２０２ ）。この実施例では
モニタキーとＬＢＬ（ラベル命令）キーの操作によｐ）
レーストリガモードが指定されるが、トレーストリガモ
ードは他に特別のキーを設けてそのキーの操作によって
指定してもよい。
ここでモニタキー、ＬＢＬキーの操作でなく他のキー操
作であれば判定はＮｏとな９２次にＦ２＝１か？、すな
わちトレーストリガ終了が？を判定する（ＳＴ２０３）
。続いて他のプロコン機能の指定か？、すなわちトレー
ス）ＩＪガ機能以外の機能指定キーが操作されたか否か
を判定しく５Ｔ２０４） 。
作であれば判定はＮｏとな９２次にＦ２＝１か？、すな
わちトレーストリガ終了が？を判定する（ＳＴ２０３）
。続いて他のプロコン機能の指定か？、すなわちトレー
ス）ＩＪガ機能以外の機能指定キーが操作されたか否か
を判定しく５Ｔ２０４） 。
他の機能指定キーが押されている場合には、フラロコン
機能を実行する（ＳＴ２０６）。
機能を実行する（ＳＴ２０６）。
しかしＳ Ｔ ２０２で、トレーストリガ機能が指定さ
れている場合、すなわちモニタキー、ＬＢＬキーが操作
されている場合はその判定がＹＥＳとなシ、５Ｔ２０７
に移フ、指定ラベルの入力を受取シＲＡＭ６の記憶領域
Ｒ９にその指定ラベルのアドレスをストアし、フラグＦ
Ｏを１とする。この実施例では、第１図に示すユーザプ
ログラムの命令Ｌ Ｂ Ｌ １％ｆ指定ラベルとして入
力される。したがって記憶領域Ｒ９には命令ＬＢＬ１の
アドレス１００３が記憶される。続いてトレーストリガ
受付を示す旨を表示器７Ａに表示する（ＳＴ２０８）。
れている場合、すなわちモニタキー、ＬＢＬキーが操作
されている場合はその判定がＹＥＳとなシ、５Ｔ２０７
に移フ、指定ラベルの入力を受取シＲＡＭ６の記憶領域
Ｒ９にその指定ラベルのアドレスをストアし、フラグＦ
Ｏを１とする。この実施例では、第１図に示すユーザプ
ログラムの命令Ｌ Ｂ Ｌ １％ｆ指定ラベルとして入
力される。したがって記憶領域Ｒ９には命令ＬＢＬ１の
アドレス１００３が記憶される。続いてトレーストリガ
受付を示す旨を表示器７Ａに表示する（ＳＴ２０８）。
以上のようにして、プロコンサービス処理ＳＴ２でトレ
ーストリガ受付の表示がなされると、上記第１図に示す
ユーザプログラムの実行アドレスをロードする（ＳＴ３
）。続いてＦＯ＝１か？、すなわちトレース動作に入っ
ているが否か判定される（ＳＴ４ ）。トリガートレー
ス機能が指定されている場合ｉ、５Ｔ２０７でＦＯ＝１
とされているので、この判定はＹＥＳであ９１次ＫＦ
１ ＝ １か。
ーストリガ受付の表示がなされると、上記第１図に示す
ユーザプログラムの実行アドレスをロードする（ＳＴ３
）。続いてＦＯ＝１か？、すなわちトレース動作に入っ
ているが否か判定される（ＳＴ４ ）。トリガートレー
ス機能が指定されている場合ｉ、５Ｔ２０７でＦＯ＝１
とされているので、この判定はＹＥＳであ９１次ＫＦ
１ ＝ １か。
すなわちトリガオンか判定される（ＳＴ５）。このフラ
グＦ１は後述するように現在実行中の命令アドレスと記
憶領域Ｒ９の内容すなわち指定ラベルが一致したとき、
１とされるものであシ実行命令が指定ラベル命令の所に
達するまでは０である。
グＦ１は後述するように現在実行中の命令アドレスと記
憶領域Ｒ９の内容すなわち指定ラベルが一致したとき、
１とされるものであシ実行命令が指定ラベル命令の所に
達するまでは０である。
それゆえＳＴ５における判定は当初Ｎｏでアシ。
次に現在の命令アドレスと記憶領域Ｒ９の内容が一致さ
れるかチェックされる（ＳＴ６）。上述のように当初は
現在の命令アドレスと指定ラベル命令のアドレスは一致
しないので、ＳＴ６での判定はＮｏであり、続いてその
現在の命令のアドレス及び命令語を記憶領域ＲＯに記憶
する（ＳＴ７）。この記憶領域ＲＯへの現在処理中の命
令及びアドレスの記憶動作は、各命令の実行毎に、現在
命令アドレスと指定ラベル命令のアドレスが一致するま
でに行なわれる。記憶領域ＲＯは第３図に示すように一
１ステップ、すなわち指定ラベル命令よシ１ステップ前
に実行される命令を記憶する領域であシ、ここに現在の
命令のアドレス及び命令語を記憶しているのは１次の命
令処理に入シその命令のアドレスが指定ラベル命令のア
ドレスと一致した時に、記憶領域ＲＯに記憶される命令
を指定ラベル命令よシ１ステップ前に実行された命令デ
ータとしてそのまま使用するためである。
れるかチェックされる（ＳＴ６）。上述のように当初は
現在の命令アドレスと指定ラベル命令のアドレスは一致
しないので、ＳＴ６での判定はＮｏであり、続いてその
現在の命令のアドレス及び命令語を記憶領域ＲＯに記憶
する（ＳＴ７）。この記憶領域ＲＯへの現在処理中の命
令及びアドレスの記憶動作は、各命令の実行毎に、現在
命令アドレスと指定ラベル命令のアドレスが一致するま
でに行なわれる。記憶領域ＲＯは第３図に示すように一
１ステップ、すなわち指定ラベル命令よシ１ステップ前
に実行される命令を記憶する領域であシ、ここに現在の
命令のアドレス及び命令語を記憶しているのは１次の命
令処理に入シその命令のアドレスが指定ラベル命令のア
ドレスと一致した時に、記憶領域ＲＯに記憶される命令
を指定ラベル命令よシ１ステップ前に実行された命令デ
ータとしてそのまま使用するためである。
ＳＴ７で記憶領域ＲＱへの記憶が終了すると。
続いてその命令を実行しく５Ｔ８）、実行後アドレスを
更新して（ＳＴ’９）、ＳＴ２にリターンする。
更新して（ＳＴ’９）、ＳＴ２にリターンする。
そしてＳＴ６での現アドレスと指定アドレスとが一致す
るまで、ＳＴ２からＳ’Ｔ９までの処理が繰シ返される
。
るまで、ＳＴ２からＳ’Ｔ９までの処理が繰シ返される
。
現在命令アドレスと記憶領域Ｒ９の内容が一致するとＳ
Ｔ６の判定はＹＥＳとな９．続いてフラグＦ１を士ット
（Ｆ１＝１）とする（ＳＴ１０）。そして記憶領域Ｒ１
に現在の命令のアドレス及び命令語を記憶する（ＳＴ１
１）。この記憶領域Ｒ１に記憶される内容は、指定ラベ
ル命令のアドレス及び命令語である。この実施例では命
令ＬＢ１を指定して起点命令としているので、第１図に
示すフローにおいてＡＮＤＩＯの命令実行後ＬＢＬ［ｌ
にジャンプし、その後命令ＬＢＬ１の命令実行にいたっ
た場合には第７図に示すように、ステップ−１の記憶領
域（ＲＯ）にはアドレスとして３００２．命令ＪＭＰ、
ＬＢＬ１が記憶されステップ０の記憶領域（Ｒ１）には
アドレス１００３．命令語ＬＢＬ１が記憶される。
Ｔ６の判定はＹＥＳとな９．続いてフラグＦ１を士ット
（Ｆ１＝１）とする（ＳＴ１０）。そして記憶領域Ｒ１
に現在の命令のアドレス及び命令語を記憶する（ＳＴ１
１）。この記憶領域Ｒ１に記憶される内容は、指定ラベ
ル命令のアドレス及び命令語である。この実施例では命
令ＬＢ１を指定して起点命令としているので、第１図に
示すフローにおいてＡＮＤＩＯの命令実行後ＬＢＬ［ｌ
にジャンプし、その後命令ＬＢＬ１の命令実行にいたっ
た場合には第７図に示すように、ステップ−１の記憶領
域（ＲＯ）にはアドレスとして３００２．命令ＪＭＰ、
ＬＢＬ１が記憶されステップ０の記憶領域（Ｒ１）には
アドレス１００３．命令語ＬＢＬ１が記憶される。
５Ｔ１１に続いてやはフその命令を実行しく５Ｔ８）、
実行アドレスを更新して（ＳＴ９）、ＳＴ２にリターン
し次の命令に関する処理に移る。ＳＴ２からＳＴ４まで
は上記命令に関する処理の場合と同じであるが、ＳＴ５
では、トリガオンフラグＦ１が５ＴＩＱでセットされて
いるのでＦ１＝１か？、の判定はＹＥＳとなる。したが
って次に記憶領域Ｒ２に指定ラベル命令であるＬＢＬｌ
の次の命令０ＵＴ２のアドレス、命令語を第７図に示す
ように記憶する（ＳＴ１２）。次に記憶領域Ｒ８まで記
憶が終了したか否か、すなわち指定ラベル命令よシ＋７
ヌテツプ分についてアドレス及び命令語を記憶したか判
定しく５Ｔ１３）、まだの場合には、上記と同様その命
令の実行をなすとともに。
実行アドレスを更新して（ＳＴ９）、ＳＴ２にリターン
し次の命令に関する処理に移る。ＳＴ２からＳＴ４まで
は上記命令に関する処理の場合と同じであるが、ＳＴ５
では、トリガオンフラグＦ１が５ＴＩＱでセットされて
いるのでＦ１＝１か？、の判定はＹＥＳとなる。したが
って次に記憶領域Ｒ２に指定ラベル命令であるＬＢＬｌ
の次の命令０ＵＴ２のアドレス、命令語を第７図に示す
ように記憶する（ＳＴ１２）。次に記憶領域Ｒ８まで記
憶が終了したか否か、すなわち指定ラベル命令よシ＋７
ヌテツプ分についてアドレス及び命令語を記憶したか判
定しく５Ｔ１３）、まだの場合には、上記と同様その命
令の実行をなすとともに。
実行アドレスの更新を行ない（ＳＴ ｓ 、 ５Ｔ９）
、 ＳＴ２にリターンし、５Ｔ１３での記憶領域Ｒ８ま
で記憶したか？、の判定がＹＥＳとなる寸で、ＳＴ２〜
ＳＴ５→５Ｔ１２→５Ｔ１３→ＳＴ３→８Ｔ９−８Ｔ２
の処理を繰シ返す。
、 ＳＴ２にリターンし、５Ｔ１３での記憶領域Ｒ８ま
で記憶したか？、の判定がＹＥＳとなる寸で、ＳＴ２〜
ＳＴ５→５Ｔ１２→５Ｔ１３→ＳＴ３→８Ｔ９−８Ｔ２
の処理を繰シ返す。
記憶領域Ｒ８ｊでそれぞれアドレス及び命令語が記憶さ
れるとＳＴ’１３の判定はＹＥＳとなり続いてフラグＦ
Ｄ、Ｆ１を０とするとともにトレーストリガ終了Ｆ２を
１にする（ＳＴ１４）。そして指定ラベ）Ｖ命令から数
えて７番目の命令につき実行をなすとともに実行アドレ
スを更新して（ｓ’ｒＢ。
れるとＳＴ’１３の判定はＹＥＳとなり続いてフラグＦ
Ｄ、Ｆ１を０とするとともにトレーストリガ終了Ｆ２を
１にする（ＳＴ１４）。そして指定ラベ）Ｖ命令から数
えて７番目の命令につき実行をなすとともに実行アドレ
スを更新して（ｓ’ｒＢ。
５Ｔ９）、やｉｉシＳＴ２にリターンする。
ＳＴ２のプロコンサービス処理ルーチンでは。
たとえば田キーの操作によ、！ｌ）、５Ｔ２０１のキー
人力ありか？の判定ＹＥＳ−，５Ｔ２０２のトレースト
リガ機能指定か？の判定Ｎ０−４８Ｔ２０３のＦ２＝１
か？の判定へと処理を進行する。ｍキーの操作でこの判
定はＹＥＳなので、ここで表示器７Ａにトレース） Ｉ
Ｊガ終了の旨を表示する（ＳＴ２０９）。続いて田キー
か、［１キーの操作のいずれかであるかどうかが判定さ
れるが、ＹＥＳなので、また［ｆ］含−の操作なので、
先ず記憶領域ＲＯの内容、すなわち指定ラベル命令に対
して１ステツプだけ前に実行された命令のアドレス及び
命令１語が表示器７Ａに表示される（ＳＴ２１１）。
人力ありか？の判定ＹＥＳ−，５Ｔ２０２のトレースト
リガ機能指定か？の判定Ｎ０−４８Ｔ２０３のＦ２＝１
か？の判定へと処理を進行する。ｍキーの操作でこの判
定はＹＥＳなので、ここで表示器７Ａにトレース） Ｉ
Ｊガ終了の旨を表示する（ＳＴ２０９）。続いて田キー
か、［１キーの操作のいずれかであるかどうかが判定さ
れるが、ＹＥＳなので、また［ｆ］含−の操作なので、
先ず記憶領域ＲＯの内容、すなわち指定ラベル命令に対
して１ステツプだけ前に実行された命令のアドレス及び
命令１語が表示器７Ａに表示される（ＳＴ２１１）。
次にｍキーを押すと記憶領域Ｒ１の内容、すなわち指定
ラベ）Ｖ命令のアドレス及び命令語が前ステップの表示
に代えて表示器７Ａに表示される。
ラベ）Ｖ命令のアドレス及び命令語が前ステップの表示
に代えて表示器７Ａに表示される。
さらに続いてｍキーを押すとこのキー操作毎に記憶領域
Ｒ２，Ｒ３，・・・、Ｒ１３の内容、すなわち指定ラベ
ル命令以降に実行された命令のアドレス及び命令語が順
次表示器７Ａに表示される。したがって、この表示を見
れば、たとえばフローの合流点でいずれのルート金経て
来たのか、そのプログラムの実行状態を直ちに知ること
ができる。
Ｒ２，Ｒ３，・・・、Ｒ１３の内容、すなわち指定ラベ
ル命令以降に実行された命令のアドレス及び命令語が順
次表示器７Ａに表示される。したがって、この表示を見
れば、たとえばフローの合流点でいずれのルート金経て
来たのか、そのプログラムの実行状態を直ちに知ること
ができる。
なお上記実施例において、指定ラベル命令すなわち起点
命令よシ以前は１ステツプ（−１） 、以後は７ステツ
プ（＋７）分の実行命令のアドレス及び命令語を記憶す
るようにしているが、このステップ数に限ることなく、
起点命令前後のそれぞれのステップ数は任意に選定可能
であシ、どの程度にするかは、何を起点命令とするかを
考慮して適宜選定１ればよい。
命令よシ以前は１ステツプ（−１） 、以後は７ステツ
プ（＋７）分の実行命令のアドレス及び命令語を記憶す
るようにしているが、このステップ数に限ることなく、
起点命令前後のそれぞれのステップ数は任意に選定可能
であシ、どの程度にするかは、何を起点命令とするかを
考慮して適宜選定１ればよい。
また上記実施例においてはラベル命令を指定命令すなわ
ち起点命令としたが、もちろんラベル命令に限るもので
はなく、他の命令語全指定しても良いこというまでもな
い。
ち起点命令としたが、もちろんラベル命令に限るもので
はなく、他の命令語全指定しても良いこというまでもな
い。
また上記実施例においてトレースｌ−ＩＪガされた命令
を表示するのに、アドレス及び命令語の両方を表示する
ようにしているが、何れか一方のみ全表示するようにし
てもよい。
を表示するのに、アドレス及び命令語の両方を表示する
ようにしているが、何れか一方のみ全表示するようにし
てもよい。
第１図はこの発明の一実施例プログラマブルコントロー
ラに適用されるユーザプログラムの一例の部分フローを
示す図、第２図はこの発明が実施されるプログラマブル
コントローラを示すブロック図、第６図は同プログラマ
ブルコントローラのＲＡＭの記憶領域ＲＯ，Ｒ１，・・
・・・・Ｒ９の記憶データ割当を示す図、第４図は同プ
ログラマブルコントローラのプロコンの操作面を示す図
、第５図ハ同プログラマブルコントローラのシステム制
御フロー′を示す図、第６図は同システム制御フローの
プロコンサービス処理ルーチンを詳細に示した１’ｌ
、第７ 図は前記プログラマブルコントローラＶＣおい
て、トレースｌ−ＩＪガによって記憶領域Ｒ［］。 Ｒ１，・・・、］Ｊ３に記憶される命令及びそのアドレ
スの具体例を示す図である。 １ニユーザブログラムメモリ、 ２：入出力回路、 ３
：入出カメモリ、 ４：ＲＯＭ。 ５：ＣＰＵ、 ６：ＲＡＪ ７：プロコン。 ７Ａ：表示器、 ＦＯ・Ｆｌ・Ｆ２：フラグ。 ＲＯ・・・Ｒ８ニアドレス、命令一時記憶領域。 Ｒ９・・・ ：指定命令のアドレス記憶領域。 特許出願人 立石電機株式会社代理人 弁理
士 中 村 茂 信 第１図 第２図 Ｍ７図 Ｍ３図 第４図 第５Ｍ
ラに適用されるユーザプログラムの一例の部分フローを
示す図、第２図はこの発明が実施されるプログラマブル
コントローラを示すブロック図、第６図は同プログラマ
ブルコントローラのＲＡＭの記憶領域ＲＯ，Ｒ１，・・
・・・・Ｒ９の記憶データ割当を示す図、第４図は同プ
ログラマブルコントローラのプロコンの操作面を示す図
、第５図ハ同プログラマブルコントローラのシステム制
御フロー′を示す図、第６図は同システム制御フローの
プロコンサービス処理ルーチンを詳細に示した１’ｌ
、第７ 図は前記プログラマブルコントローラＶＣおい
て、トレースｌ−ＩＪガによって記憶領域Ｒ［］。 Ｒ１，・・・、］Ｊ３に記憶される命令及びそのアドレ
スの具体例を示す図である。 １ニユーザブログラムメモリ、 ２：入出力回路、 ３
：入出カメモリ、 ４：ＲＯＭ。 ５：ＣＰＵ、 ６：ＲＡＪ ７：プロコン。 ７Ａ：表示器、 ＦＯ・Ｆｌ・Ｆ２：フラグ。 ＲＯ・・・Ｒ８ニアドレス、命令一時記憶領域。 Ｒ９・・・ ：指定命令のアドレス記憶領域。 特許出願人 立石電機株式会社代理人 弁理
士 中 村 茂 信 第１図 第２図 Ｍ７図 Ｍ３図 第４図 第５Ｍ
Claims (1)
- （１）トリガトレースモードを指定する手段と、トリガ
トレースの起点となる命令を入力する手段と、前記モー
ド指定手段で指定されるトリガトレースモード下にユー
ザプログラムを実行ＩＫ前記起点命令を基準に前後の処
理命令及びまたは処理命令のアドレスを一時退避させて
記憶する手段と、この記憶手段に記憶された処理命令及
びまたは処理命令のアドレスを表示する表示手段を備え
てなるプログラマグルコントローラ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58008075A JPS59133610A (ja) | 1983-01-19 | 1983-01-19 | プログラマブルコントロ−ラ |
| GB08401241A GB2136173B (en) | 1983-01-19 | 1984-01-18 | Device traces flow of executed instructions |
| DE3401784A DE3401784A1 (de) | 1983-01-19 | 1984-01-19 | Programmierbare steuerung |
| US07/045,195 US4783762A (en) | 1983-01-19 | 1987-04-30 | Programmable controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58008075A JPS59133610A (ja) | 1983-01-19 | 1983-01-19 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59133610A true JPS59133610A (ja) | 1984-08-01 |
Family
ID=11683216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58008075A Pending JPS59133610A (ja) | 1983-01-19 | 1983-01-19 | プログラマブルコントロ−ラ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4783762A (ja) |
| JP (1) | JPS59133610A (ja) |
| DE (1) | DE3401784A1 (ja) |
| GB (1) | GB2136173B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214904A (ja) * | 1989-02-16 | 1990-08-27 | Fuji Electric Co Ltd | プログラマブルコントローラの動作状態監視装置 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5263153A (en) * | 1987-01-22 | 1993-11-16 | National Semiconductor Corporation | Monitoring control flow in a microprocessor |
| DE3740762A1 (de) * | 1987-01-22 | 1988-08-04 | Nat Semiconductor Corp | Datenverarbeitungssystem mit einer externen schnittstelle |
| JP2678283B2 (ja) * | 1988-03-15 | 1997-11-17 | 株式会社日立製作所 | データ通信制御装置 |
| US5073968A (en) * | 1988-08-09 | 1991-12-17 | Hewlett-Packard Company | Method and apparatus for marking emulation analysis states |
| JPH035801A (ja) * | 1989-06-02 | 1991-01-11 | Hitachi Ltd | プログラマブルコントローラ |
| US5124989A (en) * | 1990-01-08 | 1992-06-23 | Microsoft Corporation | Method of debugging a computer program |
| JP2526690B2 (ja) * | 1990-02-27 | 1996-08-21 | 三菱電機株式会社 | プログラマブルコントロ―ラの制御方法 |
| US5355469A (en) * | 1990-07-30 | 1994-10-11 | Delphi Data, A Division Of Sparks Industries, Inc. | Method for detecting program errors |
| JP2762893B2 (ja) * | 1993-04-02 | 1998-06-04 | 三菱電機株式会社 | プログラマブルコントローラ及びそのプログラマブルコントローラを用いたｓｆｃプログラム実行方法 |
| US5446876A (en) * | 1994-04-15 | 1995-08-29 | International Business Machines Corporation | Hardware mechanism for instruction/data address tracing |
| JP2630271B2 (ja) * | 1994-09-14 | 1997-07-16 | 日本電気株式会社 | 情報処理装置 |
| DE4437774A1 (de) * | 1994-10-24 | 1996-04-25 | Edag Eng & Design Ag | Verfahren zum Versorgen zumindest zweier elektrischer Verbraucher und nach dem Verfahren arbeitender Hubzylinder |
| US6438715B1 (en) * | 1998-05-04 | 2002-08-20 | Stmicroelectronics N.V. | Trace operations in an integrated circuit for a disk drive |
| ES2263465T3 (es) * | 1999-03-30 | 2006-12-16 | SIEMENS ENERGY & AUTOMATION, INC. | Metodo, sistema y aparato, para un controlador logico programable. |
| US7237090B1 (en) | 2000-12-29 | 2007-06-26 | Mips Technologies, Inc. | Configurable out-of-order data transfer in a coprocessor interface |
| US7287147B1 (en) | 2000-12-29 | 2007-10-23 | Mips Technologies, Inc. | Configurable co-processor interface |
| US7069544B1 (en) * | 2001-04-30 | 2006-06-27 | Mips Technologies, Inc. | Dynamic selection of a compression algorithm for trace data |
| US7168066B1 (en) | 2001-04-30 | 2007-01-23 | Mips Technologies, Inc. | Tracing out-of order load data |
| US7181728B1 (en) | 2001-04-30 | 2007-02-20 | Mips Technologies, Inc. | User controlled trace records |
| US7134116B1 (en) | 2001-04-30 | 2006-11-07 | Mips Technologies, Inc. | External trace synchronization via periodic sampling |
| US7185234B1 (en) * | 2001-04-30 | 2007-02-27 | Mips Technologies, Inc. | Trace control from hardware and software |
| US7124072B1 (en) | 2001-04-30 | 2006-10-17 | Mips Technologies, Inc. | Program counter and data tracing from a multi-issue processor |
| US7178133B1 (en) | 2001-04-30 | 2007-02-13 | Mips Technologies, Inc. | Trace control based on a characteristic of a processor's operating state |
| US7065675B1 (en) | 2001-05-08 | 2006-06-20 | Mips Technologies, Inc. | System and method for speeding up EJTAG block data transfers |
| US7231551B1 (en) | 2001-06-29 | 2007-06-12 | Mips Technologies, Inc. | Distributed tap controller |
| US7043668B1 (en) | 2001-06-29 | 2006-05-09 | Mips Technologies, Inc. | Optimized external trace formats |
| US7159101B1 (en) | 2003-05-28 | 2007-01-02 | Mips Technologies, Inc. | System and method to trace high performance multi-issue processors |
| US20060048012A1 (en) * | 2004-08-30 | 2006-03-02 | International Business Machines Corporation | Context sensitive debug streams with output throttling controls |
| US8707274B2 (en) * | 2010-04-09 | 2014-04-22 | AppFirst, Inc. | System and method for information extraction from within an active application during execution |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5672748A (en) * | 1979-11-20 | 1981-06-17 | Hitachi Ltd | Program test system |
| JPS57185509A (en) * | 1981-05-11 | 1982-11-15 | Sharp Corp | Monitor devic for programmable controller |
| JPS57199054A (en) * | 1981-06-02 | 1982-12-06 | Fujitsu Ltd | Program tracer with sequential function |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2246863C3 (de) * | 1972-09-23 | 1979-01-11 | Ibm Deutschland Gmbh, 7000 Stuttgart | Einrichtung zur Protokollierung des Programmablaufs in einer Datenverarbeitungsanlage |
| DE2350314A1 (de) * | 1973-10-06 | 1975-06-26 | Ibm Deutschland | Verfahren zur programmanalyse und programmwartung von programmen |
| IT1000643B (it) * | 1973-12-28 | 1976-04-10 | Olivetti & Co Spa | Calcolatore elettronico con appa recchiatura per la messa a punto dei programmi operativi |
| DE2432024A1 (de) * | 1974-07-03 | 1976-01-22 | Siemens Ag | Verfahren zum betrieb einer datenverarbeitungsanlage |
| US4176394A (en) * | 1977-06-13 | 1979-11-27 | Sperry Rand Corporation | Apparatus for maintaining a history of the most recently executed instructions in a digital computer |
| JPS5582359A (en) * | 1978-12-18 | 1980-06-21 | Toshiba Corp | Microprogram test unit |
| JPS5635252A (en) * | 1979-08-29 | 1981-04-07 | Casio Comput Co Ltd | Detecting system for program branch address |
| US4315313A (en) * | 1979-12-27 | 1982-02-09 | Ncr Corporation | Diagnostic circuitry in a data processor |
| JPS5755456A (en) * | 1980-09-19 | 1982-04-02 | Hitachi Ltd | Career recording system |
| US4425643A (en) * | 1981-06-08 | 1984-01-10 | Tektronix, Inc. | Multi-speed logic analyzer |
| US4517671A (en) * | 1982-11-30 | 1985-05-14 | Lewis James D | Apparatus for operational analysis of computers |
-
1983
- 1983-01-19 JP JP58008075A patent/JPS59133610A/ja active Pending
-
1984
- 1984-01-18 GB GB08401241A patent/GB2136173B/en not_active Expired
- 1984-01-19 DE DE3401784A patent/DE3401784A1/de not_active Withdrawn
-
1987
- 1987-04-30 US US07/045,195 patent/US4783762A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5672748A (en) * | 1979-11-20 | 1981-06-17 | Hitachi Ltd | Program test system |
| JPS57185509A (en) * | 1981-05-11 | 1982-11-15 | Sharp Corp | Monitor devic for programmable controller |
| JPS57199054A (en) * | 1981-06-02 | 1982-12-06 | Fujitsu Ltd | Program tracer with sequential function |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214904A (ja) * | 1989-02-16 | 1990-08-27 | Fuji Electric Co Ltd | プログラマブルコントローラの動作状態監視装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3401784A1 (de) | 1984-08-02 |
| GB2136173B (en) | 1987-06-03 |
| GB8401241D0 (en) | 1984-02-22 |
| US4783762A (en) | 1988-11-08 |
| GB2136173A (en) | 1984-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59133610A (ja) | プログラマブルコントロ−ラ | |
| JPH11305998A (ja) | 計算機システム | |
| JPH07101385B2 (ja) | 情報処理装置 | |
| JPS6228842A (ja) | ハ−ドウエアテスト方式 | |
| JPH03252753A (ja) | 処理起動装置 | |
| JPS6289105A (ja) | プログラマブル・コントロ−ラ | |
| JPS6218044B2 (ja) | ||
| JPS59212906A (ja) | プログラマブル・コントロ−ラ | |
| JP2845694B2 (ja) | データ処理装置 | |
| JPH0335345A (ja) | 演算装置 | |
| JPH02214946A (ja) | デバッグ方式 | |
| JPH09258973A (ja) | プログラミング・コンソール | |
| JPS62278612A (ja) | 運転パタ−ン検証装置 | |
| JPH0394334A (ja) | ジョブ起動制御方法 | |
| JPS61240341A (ja) | マイクロプログラム制御装置 | |
| JPS59220860A (ja) | 演算手順の選択方式 | |
| JPH02273829A (ja) | 計算機操作卓の制御方式 | |
| JPH0259951A (ja) | バッチジョブのオンラインによる起動管理方式 | |
| JPH0981275A (ja) | 演算処理装置 | |
| JPS62251832A (ja) | 電子計算機システム | |
| JPS595312A (ja) | シ−ケンスコントロ−ラのモニタ装置 | |
| JPH0320825A (ja) | プログラム編集装置 | |
| JPH03174619A (ja) | メニュー管理方法及びその装置 | |
| JPS61156339A (ja) | トレ−ス処理方式 | |
| JPH05197667A (ja) | 計算機システム |