JPS59130445A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS59130445A JPS59130445A JP23405483A JP23405483A JPS59130445A JP S59130445 A JPS59130445 A JP S59130445A JP 23405483 A JP23405483 A JP 23405483A JP 23405483 A JP23405483 A JP 23405483A JP S59130445 A JPS59130445 A JP S59130445A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- film
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路装置の製造方法、特に多層配線
の形成方法に関する。
の形成方法に関する。
半導体集積回路装置では、集積度の向上は大きな要請で
あり、その要請を満す方法の一つとじて多層配線がある
。配線は通常多結晶シリコン層とアルミニウム層の２層
構造であるが、これら２層間にさらに１層以上の多結晶
シリコン層を形成することによって多層配線が実現でき
る。
あり、その要請を満す方法の一つとじて多層配線がある
。配線は通常多結晶シリコン層とアルミニウム層の２層
構造であるが、これら２層間にさらに１層以上の多結晶
シリコン層を形成することによって多層配線が実現でき
る。
第１図は従来の多層配線の半導体集積回路装置の１例の
断面図である。
断面図である。
Ｐ型シリコン基板１にフィールド酸化膜２を設けた後、
開孔してゲート酸化膜３を設ける。第１の多結晶シリコ
ン膚４を前記酸化膜２，３の上に設けた後、活性領域と
なるべき領域を開口し、リン拡散してＮ型領域５を形成
する。拘び酸化して酸化シリコン膜６を形成し、その上
に第２の多結晶シリコン層を設け、写真食刻法で選択エ
ツチングし、第２の多結晶シリコン層７のパターンを形
成する。この選択エツチングには通常弗酸−硝酸系溶液
が用いられるので、エツチングの際同時に酸化７リコン
膜６も侵され第２の多結晶シリコン層７の端の下部の酸
化シリコン膜が除去される。
開孔してゲート酸化膜３を設ける。第１の多結晶シリコ
ン膚４を前記酸化膜２，３の上に設けた後、活性領域と
なるべき領域を開口し、リン拡散してＮ型領域５を形成
する。拘び酸化して酸化シリコン膜６を形成し、その上
に第２の多結晶シリコン層を設け、写真食刻法で選択エ
ツチングし、第２の多結晶シリコン層７のパターンを形
成する。この選択エツチングには通常弗酸−硝酸系溶液
が用いられるので、エツチングの際同時に酸化７リコン
膜６も侵され第２の多結晶シリコン層７の端の下部の酸
化シリコン膜が除去される。
この様なアンダーカットのある状態で製造を進めると段
差によりアルミニウム配線に断線を生じたり、アンダー
カットの所でシリコン基板１と多結晶シリコン７との間
の絶縁耐圧が低′下し、あるいは著るしい場合はこの箇
所で絶縁破壊を起こして短絡する欠点があった。またフ
ィールド酸化シリコン膜２も侵され、その上に配線され
たアルミニウム９に対して、本来のフィールド酸化膜２
０減小によって隣接する拡散層５，５間でリーク電流が
流れるいわゆる寄生ＭＯ８型電界効果トランジスタが発
生する欠点があった。このためにシリコン窒化膜を周辺
部に配置させる方法も考えられるがこの場合にはこのシ
リコン窒化膜の端部下に凹部が形成され、このため多層
配線では断線の恐れがある。しかもこのシリコン窒化膜
を周辺部に設けるために余分のパターニング工程を必要
とする。
差によりアルミニウム配線に断線を生じたり、アンダー
カットの所でシリコン基板１と多結晶シリコン７との間
の絶縁耐圧が低′下し、あるいは著るしい場合はこの箇
所で絶縁破壊を起こして短絡する欠点があった。またフ
ィールド酸化シリコン膜２も侵され、その上に配線され
たアルミニウム９に対して、本来のフィールド酸化膜２
０減小によって隣接する拡散層５，５間でリーク電流が
流れるいわゆる寄生ＭＯ８型電界効果トランジスタが発
生する欠点があった。このためにシリコン窒化膜を周辺
部に配置させる方法も考えられるがこの場合にはこのシ
リコン窒化膜の端部下に凹部が形成され、このため多層
配線では断線の恐れがある。しかもこのシリコン窒化膜
を周辺部に設けるために余分のパターニング工程を必要
とする。
本発明の目的は上記欠点を除き、段差による断線のない
多層配線の半導体集積回路装置の製造方法を提供するも
のである。
多層配線の半導体集積回路装置の製造方法を提供するも
のである。
本発明の特徴は、絶縁物層を介して下層配線層とを積層
して形成する多層配線の半導体集積回路装置の製造方法
において、下層配線層上にシリコン酸化膜およびシリコ
ン窒化膜を積層し、該シリコン窒化膜上に上層配線層を
形状形成し、これにより露出した該シリコン窒化膜の部
分に不純物を導入することによって該膜を変質せしめる
半導体集積回路装置の製造方法にある。
して形成する多層配線の半導体集積回路装置の製造方法
において、下層配線層上にシリコン酸化膜およびシリコ
ン窒化膜を積層し、該シリコン窒化膜上に上層配線層を
形状形成し、これにより露出した該シリコン窒化膜の部
分に不純物を導入することによって該膜を変質せしめる
半導体集積回路装置の製造方法にある。
このような本発明ではシリコン酸化膜等の絶縁物層の全
ての部分において不所望の凹部が形成されないから配線
のレイアウトが自由に設定できる。
ての部分において不所望の凹部が形成されないから配線
のレイアウトが自由に設定できる。
又、シリコン窒化膜等の選択エツチング工程が省略でき
るから製造工程が短縮できる。さらに多層配線がたがい
に立体交差する個所における各部分は一定の間隔であり
凹凸が生じないから好ましい多層構造となり、又、この
ように各部分は一定の間隔となっているから各配線間の
キャパシタは一定の値となシこれによ、９ＩＣが所定の
値に設定しやすくなる。
るから製造工程が短縮できる。さらに多層配線がたがい
に立体交差する個所における各部分は一定の間隔であり
凹凸が生じないから好ましい多層構造となり、又、この
ように各部分は一定の間隔となっているから各配線間の
キャパシタは一定の値となシこれによ、９ＩＣが所定の
値に設定しやすくなる。
次に、本発明を実施例により説明する。
第２図乃至第６図は本発明の方法を３層Ｎチャンネルシ
リコンゲートＭＯ８型集積回路装置に実施した場合の工
程断面図である。
リコンゲートＭＯ８型集積回路装置に実施した場合の工
程断面図である。
Ｐ型シリコン基板１１の表面に厚さ約１μｍの酸化膜を
設けた後、通常の写真食刻法によ、ｂトランジスタ等の
活性領域以外の領域のフィールド酸化膜１２を残す（第
２図）。
設けた後、通常の写真食刻法によ、ｂトランジスタ等の
活性領域以外の領域のフィールド酸化膜１２を残す（第
２図）。
続いて厚さ約１０００；、のゲート酸化膜１３を形成し
た後、厚さ約５０００１の第１の多結晶シリコン層を気
相成長等で形成し、トランジスタのゲート電極部、配線
部１４等を残す様に第１の多結晶のシリコン層をエツチ
ングする（第３図）。
た後、厚さ約５０００１の第１の多結晶シリコン層を気
相成長等で形成し、トランジスタのゲート電極部、配線
部１４等を残す様に第１の多結晶のシリコン層をエツチ
ングする（第３図）。
続いて、基板１１の拡散層を形成する部分のゲート酸化
膜１３をエツチング除去した後、基板１１と第１の多結
晶シリコン層１４にリンを１０００℃で拡散して基板１
１にＮ型領域１５を形成すると共に多結晶シリコン層１
４をＮ型に、またフィールド酸化膜１２をリンガラスに
変える。再び熱酸化によシ厚さ約５０００大の酸化シリ
コン膜１６を設け、その上に保護として厚さ数百１の窒
化シリコン膜１７を被着する（第４図）。
膜１３をエツチング除去した後、基板１１と第１の多結
晶シリコン層１４にリンを１０００℃で拡散して基板１
１にＮ型領域１５を形成すると共に多結晶シリコン層１
４をＮ型に、またフィールド酸化膜１２をリンガラスに
変える。再び熱酸化によシ厚さ約５０００大の酸化シリ
コン膜１６を設け、その上に保護として厚さ数百１の窒
化シリコン膜１７を被着する（第４図）。
次に厚さ約５０００大の第２の多結晶シリコン層１８を
形成し、この層１８を写真食刻法を用い弗酸−硝酸系溶
液でエツチングしてパターンを形成する。窒化シリコン
膜１７は弗酸−硝酸系エツチング液に侵されないからそ
の下の酸化シリコン膜１６を保護する。従って第１図に
示したようなアンダーカットを生ずることはない。続い
て、第２の多結晶シリコン層１８と窒化シリコン膜１７
にリンを拡散する。リン拡散によシ窒化シリコン膜１７
の露出部はリンガラス１９に変質する。従って窒化シリ
コン膜１７を除去する工程は不要である（第５図）。
形成し、この層１８を写真食刻法を用い弗酸−硝酸系溶
液でエツチングしてパターンを形成する。窒化シリコン
膜１７は弗酸−硝酸系エツチング液に侵されないからそ
の下の酸化シリコン膜１６を保護する。従って第１図に
示したようなアンダーカットを生ずることはない。続い
て、第２の多結晶シリコン層１８と窒化シリコン膜１７
にリンを拡散する。リン拡散によシ窒化シリコン膜１７
の露出部はリンガラス１９に変質する。従って窒化シリ
コン膜１７を除去する工程は不要である（第５図）。
再び熱酸化によシ酸化シリコン膜２０を設ける。
このように窒化シリコン膜を不純物の導入で変質しであ
るから、熱酸化シリコンの形成が可能となる。写真食刻
法により開孔し、アルミニウム配線２１を設けることに
よ１ｆｆｉ＃ＮチャンネルＭＯ８型集積回路装置が完成
する（第６図）。
るから、熱酸化シリコンの形成が可能となる。写真食刻
法により開孔し、アルミニウム配線２１を設けることに
よ１ｆｆｉ＃ＮチャンネルＭＯ８型集積回路装置が完成
する（第６図）。
上記実施例の説明は、金属配線層として多結晶シリコン
と、保護膜として窒化シリコンを用いた場合について説
明したが１本発明の方法は、シリコンと蟹化シリコンに
限らず、種々の金属に対しても適用できる。例えば金属
としてタンタルを用いた場合、保護膜として窒化シリコ
ンを用いると本発明の方法は実施できる。
と、保護膜として窒化シリコンを用いた場合について説
明したが１本発明の方法は、シリコンと蟹化シリコンに
限らず、種々の金属に対しても適用できる。例えば金属
としてタンタルを用いた場合、保護膜として窒化シリコ
ンを用いると本発明の方法は実施できる。
本発明により段差による断線及び短絡、あるいは寄生Ｍ
Ｏ８ＦＥＴの発生のない多層配線の半導体乗積回路が得
られるのでその効果は大きい。
Ｏ８ＦＥＴの発生のない多層配線の半導体乗積回路が得
られるのでその効果は大きい。
第１図は従来の多層配線の半導体集積回路装置の１例の
断面図、第２図乃至第６図は本発明の方法を３層Ｎチャ
ンネルシリコンゲー）ＭＯ８型集積回路装置に実施した
場合の工程断面図である。 １．１１°°°°°°Ｐ型シリコン基板、２．１２・・
・・・・フィールド酸化膜、３．１３・・・・・・ゲー
ト酸化膜、４．１４・°°・°・第１の多結晶シリコン
膜、５，１５・・・・・・Ｎ型領域、６．１６・・・・
・・酸化シリコン膜、７°°゛°°°第２の多結晶シリ
コン膜、８＝°°°・・酸化シリコン膜、９．２１−−
−−・・アルミニウム配線１．１７・・・・・・窒化シ
リコン膜、１８・・°・°°第２の多結晶シリコン膜、
１９・・・・・・リンガラス、２０・・・・・・酸化シ
リコン膜。 ）） 暑 ／ 回 １／ 第３ 爾 ％４図
断面図、第２図乃至第６図は本発明の方法を３層Ｎチャ
ンネルシリコンゲー）ＭＯ８型集積回路装置に実施した
場合の工程断面図である。 １．１１°°°°°°Ｐ型シリコン基板、２．１２・・
・・・・フィールド酸化膜、３．１３・・・・・・ゲー
ト酸化膜、４．１４・°°・°・第１の多結晶シリコン
膜、５，１５・・・・・・Ｎ型領域、６．１６・・・・
・・酸化シリコン膜、７°°゛°°°第２の多結晶シリ
コン膜、８＝°°°・・酸化シリコン膜、９．２１−−
−−・・アルミニウム配線１．１７・・・・・・窒化シ
リコン膜、１８・・°・°°第２の多結晶シリコン膜、
１９・・・・・・リンガラス、２０・・・・・・酸化シ
リコン膜。 ）） 暑 ／ 回 １／ 第３ 爾 ％４図
Claims (1)
- 絶縁物層を介して下層配線層と上層配線層とを積層して
形成する多層配線の半導体集積回路装置の製造方法にお
いて、下層配線層上にシリコン酸化膜およびシリコン窒
化膜を積層し、該シリコン輩化膜上に上層配線層を形状
形成し、これによシ賑出した該シリコン窒化膜の部分に
不純物を導入することによって該膜を変質せしめること
を特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23405483A JPS6048904B2 (ja) | 1983-12-12 | 1983-12-12 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23405483A JPS6048904B2 (ja) | 1983-12-12 | 1983-12-12 | 半導体集積回路装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7121483A Division JPS58194356A (ja) | 1983-04-22 | 1983-04-22 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59130445A true JPS59130445A (ja) | 1984-07-27 |
| JPS6048904B2 JPS6048904B2 (ja) | 1985-10-30 |
Family
ID=16964848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23405483A Expired JPS6048904B2 (ja) | 1983-12-12 | 1983-12-12 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048904B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251041A (ja) * | 1985-04-26 | 1986-11-08 | Nippon Denso Co Ltd | 半導体装置 |
-
1983
- 1983-12-12 JP JP23405483A patent/JPS6048904B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251041A (ja) * | 1985-04-26 | 1986-11-08 | Nippon Denso Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6048904B2 (ja) | 1985-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59130445A (ja) | 半導体集積回路装置の製造方法 | |
| JP2602848B2 (ja) | 半導体装置の製造方法 | |
| JPH08227901A (ja) | 半導体装置の製造方法 | |
| JPH03263330A (ja) | 半導体装置 | |
| JP2809172B2 (ja) | 半導体装置 | |
| JPH1092953A (ja) | 半導体装置及びその製造方法 | |
| JPS62224077A (ja) | 半導体集積回路装置 | |
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| JPS58194356A (ja) | 半導体集積回路装置 | |
| JPS6161539B2 (ja) | ||
| JPS6047437A (ja) | 半導体装置およびその製造方法 | |
| JPS63102340A (ja) | 半導体装置の製造方法 | |
| JPH08236608A (ja) | 半導体装置の製造方法 | |
| JPS6113383B2 (ja) | ||
| JPS62156857A (ja) | メモリ素子を含む半導体装置の製造方法 | |
| JPS6081838A (ja) | 半導体集積回路 | |
| JPH04304658A (ja) | 高耐圧半導体装置及びその製造方法 | |
| JPH05291174A (ja) | 半導体装置の製造方法 | |
| JPH03109736A (ja) | 半導体装置の製造方法 | |
| JPH01168054A (ja) | 半導体集積回路装置 | |
| JPH03145729A (ja) | 半導体装置の製造方法 | |
| JPS62199065A (ja) | 半導体装置およびその製造方法 | |
| JPH0216019B2 (ja) | ||
| JPH01209744A (ja) | 半導体装置の製造方法 | |
| JPS58137259A (ja) | 半導体装置の製造方法 |