JPH03263330A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03263330A
JPH03263330A JP2063671A JP6367190A JPH03263330A JP H03263330 A JPH03263330 A JP H03263330A JP 2063671 A JP2063671 A JP 2063671A JP 6367190 A JP6367190 A JP 6367190A JP H03263330 A JPH03263330 A JP H03263330A
Authority
JP
Japan
Prior art keywords
insulating film
layer
semiconductor substrate
polysilicon
gate electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2063671A
Other languages
English (en)
Other versions
JP2623019B2 (ja
Inventor
Yoshiki Okumura
奥村　喜紀
Atsushi Hachisuga
敦司 蜂須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2063671A priority Critical patent/JP2623019B2/ja
Priority to KR1019910001172A priority patent/KR940003606B1/ko
Priority to DE4107883A priority patent/DE4107883A1/de
Publication of JPH03263330A publication Critical patent/JPH03263330A/ja
Priority to US07/899,021 priority patent/US5281838A/en
Application granted granted Critical
Publication of JP2623019B2 publication Critical patent/JP2623019B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置に関し、特に、第１導電型の半
導体基板上の素子分離領域間に所定の間隔を隔てて少な
くとも２つの第２導電型の不純物領域が形成された半導
体装置に関する。
［従来の技術］ 従来、半導体基板上の素子分離領域間に所定の間隔を隔
てて２つの不純物領域が形成された半導体装置が知られ
ている。そして、その不純物領域には配線層が接続され
ている。その配線層と不純物領域とが接触するコンタク
ト部の構造として、配線層と不純物領域との間に導電層
を形成する構造が知られている。
第２図は従来の半導体装置のコンタクト構造を示した断
面図である。第２図を参照して、半導体装置は、半導体
基板１と、半導体基板１上に形成された素子を分離する
ための素子分離２．ａ、２ｂと、素子分離２ａ、２ｂに
囲まれた領域に所定の間隔を隔てて形成された不純物注
入層５ａ、７ａおよび５ｂ、７ｂと、素子分離２ａおよ
び２ｂ上に直接形成されるとともに不純物注入層５ａ、
７ａおよび５ｂ、７ｂの間にゲート絶縁膜１４を介して
形成されたゲート電極３ａ、３ｂ、３ｃと、ゲート電極
３ａ、３ｂ、３ｃの側壁部に形成されたサイドウオール
６ａ、６ｂ、５ｃと、ゲート電極３ａ、３ｂ、３ｃ上に
形成された絶縁膜４ａ。
４ｂ、４ｃと、不純物注入層５ａ、７ａに接続されゲー
ト電極３ａ、３ｂの側壁部および上部にサイドウオール
６ａ、６ｂおよび絶縁膜４ａ、４ｂを介して形成された
電極材料からなるポリシリコンバッド８ａと、不純物注
入層５ｂ、７ｂに接続されゲート電極３ｂ、３ｃの側壁
部および上部にサイドウオール６ｂ、６ｃおよび絶縁膜
４ｂ、４Ｃを介して形成されたポリシリコンバッド８ｂ
と、半導体基板１上の全面に形成され、ポリシリコンバ
ッド８ａおよび８ｂ上にコンタクトホール１５ａ、１５
ｂが形成された層間絶縁膜１２と、層間絶縁膜１２上お
よびコンタクトホール１５ａ内にポリシリコンバッド８
ａと接触するように形成された上層配線１３ａと、層間
絶縁膜１２上およびコンタクトホール１５ｂ内にポリシ
リコンバッド８ｂと接触するように形成された上層配線
１３ｂとを含む。
このように、従来では、上層配線１：３ａ、１３ｂと、
不純物注入層５ａ、７ａ、５ｂ、７ｂとの間にポリシリ
コンバッド８ａ、８ｂを形成していた。このポリシリコ
ンバッド８ａ、８ｂを形成することにより、上層配線１
３ａ、１３ｂを形成する工程が簡単となり、製造プロセ
ス上の困難性を解消していた。
次に第２図に示した半導体装置の製造方法について説明
する。まず、半導体基板１上に選択的に素子分離２ａ、
２ｂを形成する。そして、熱酸化を行なうことによりゲ
ート絶縁膜１４を形成する。
ゲート絶縁膜１４上に不純物がドープされたポリシリコ
ンなどの電極材料を堆積する。さらにその上にシリコン
酸化膜などの絶縁膜を堆積する。この電極材料および絶
縁膜のうちゲート電極３ａ。
３ｂ、３ｃが形成される以外の部分を写真製版およびエ
ツチングを用いて除去する。半導体基板１に半導体基板
１と反対の導電型を持つイオンを注入する。これによっ
て、まず不純物注入層５ａ５ｂが形成される。そして、
半導体基板１上の全面にシリコン酸化膜などの絶縁膜を
堆積しエッチバックを行なうことによりサイドウオール
６ａ。
６ｂ、６ｃを形成する。その後、半導体基板１上の隣接
するゲート電極間に半導体基板１と反対の導電型イオン
を注入する。これによって、不純物注入層７ａ、７ｂが
形成される。不純物注入層５ａ、７ａおよび５ｂ、７ｂ
上に導電性を有した材料を形成してポリシリコンバッド
８ａ、８ｂをパターニングする。層間絶縁膜１２を全面
に堆積してコンタクトホール１５ａ、１５ｂを形成する
。
層間絶縁膜１２上およびコンタクトホール１５ａ。
１５ｂ内にそれぞれ上層配線１３ａ、１３ｂを形成する
。
［発明が解決しようとする課題］ 前述のように、従来では、上層配線１３ａ、１３ｂと不
純物注入層５ａ、７ａ、５ｂ、７ｂとの間にポリシリコ
ンバッド８ａおよび８ｂをそれぞれ介在して形成するこ
とにより、上層配線１３ａ。
１３ｂの形成を容易にしていた。しかし、半導体装置の
集積化に伴なって素子が微細化すると、ゲート電極自体
の長さが短くなり、隣接するゲート電極間隔も小さくな
ってくる。このような状況下では、従来のようにポリシ
リコンバッド８ａ、８ｂをゲート電極３ｂ上で写真製版
してエツチングすることが困難になるという不都合が生
じる。したがって、素子が微細化されるとポリシリコン
バッドを形成することが困難になるという問題点があっ
た。また、たとえ、素子が微細化されたときにポリシリ
コンバッドを形成することができたとしても、ポリシリ
コンバッドの上に上層配線を正確に形成することは困難
であり、上層配線の一部がゲート電極上に直接形成され
て上層配線とゲート電極とがショートするという不都合
が生じる場合もあった。さらに、シリコンパッドが形成
できない場合には、コンタクトホールのコンタクト径自
体も小さくする必要があり、この結果、コンタクトホー
ル形成のための写真製版およびエツチングを行なうこと
が困難になるという問題点があった。
つまり、従来では、半導体装置の集積化に伴なって素子
が微細化され、隣接するゲート電極間の間隔が小さくな
った場合に、配線層と不純物領域との間に導電層として
のポリシリコンバッドを形成することが困難であり、こ
の結果コンタクト部の形成が困難になるという問題点が
あった。
この発明は、上記のような課題を解決するためになされ
たもので、半導体素子の集積化に伴なって隣接するゲー
ト電極間の間隔が小さくなった場合にも、不純物領域と
配線層との間に導電層を形成してコンタクト部を容易に
形成することが可能な半導体装置を提供することを目的
とする。
［課題を解決するための手段］ この発明における半導体装置は、素子分離領域上に形成
されるとともに半導体基板上の不純物領域間に第１の絶
縁膜を介して形成された複数のゲート電極と、第１導電
型の半導体基板の素子分離領域間に所定の間隔を隔てて
形成された少なくとも２つの第２導電型の不純物領域の
うちの一方の不純物領域に接続されゲート電極の側壁部
および上部に第２の絶縁膜を介して形成された第１の導
電層と、少なくとも２つの第２導電型の不純物領域のう
ちの他方の不純物領域に接続され少なくともその端部が
第１の導電層上に第３の絶縁膜を介して形成された第２
の導電層と、第１の導電層に接続された第１の配線層と
、第２の導電層に接続された第２の配線層とを含む。
［作用］ この発明にかかる半導体装置では、複数のゲート電極が
、素子分離領域上に形成されるとともに半導体基板上の
不純物領域間に第１の絶縁膜を介して形成され、第１の
導電層が、少なくとも２つの第２導電型の不純物領域の
うちの一方の不純物領域に接続されてゲート電極の側壁
部および上部に第２の絶縁膜を介して形成され、第２の
導電層が、少なくとも２つの第２導電型の不純物領域の
うちの他方の不純物領域に接続され少なくともその端部
が第１の導電層上に第３の絶縁膜を介して形成され、第
１の配線層が第１の導電層に接続され、第２の配線層が
第２の導電層に接続される。
つまり、第１の導電層がゲート電極の側壁部および上部
に第２の絶縁膜を介して形成され、第２の導電層の少な
くとも端部が第１の導電層上に第３の絶縁膜を介して形
成されるので、隣接するゲート電極の間隔が小さくなっ
た場合にも、不純物領域と配線層との間に導電層を形成
することができる。
［発明の実施例］ 第１図は本発明の一実施例を示した半導体装置のコンタ
クト構造を説明するための断面図である。
第１図を参照して、半導体装置は、半導体基板１と、半
導体基板１上に形成された素子を分離するための素子分
離２ａ、２ｂと、半導体基板１上の素子分離２ａ、２ｂ
に囲まれた領域に所定の間隔を隔てて形成された不純物
注入層５ａ、７ａおより び５ｂ、７ｂと、素子分離２ａ、２ｂの上に直接形成さ
れ、かつ、不純物注入層５ａ、７ａおよび５ｂ、７ｂの
間にゲート絶縁膜１４を介して形成されたゲート電極３
ａ、３ｂ、３ｃと、ゲート電極３ａ、３ｂ、３ｃの側壁
部にそれぞれ形成されたサイドウオール６ａ、６ｂ、６
ｃと、ゲート電極３ａ、３ｂ、３ｃ上にそれぞれ形成さ
れた絶縁膜４ａ、４ｂ、４ｃと、不純物注入層５ａ、７
ａに接続され、ゲート電極３ａ、３ｂのサイドウオール
６ａ、６ｂおよび絶縁膜４ａ、４ｂ上に形成されたポリ
シリコンバッド８ｃと、ポリシリコンバッド８ｃの側壁
部に形成されたサイドウオール１０ａ、１０ｂと、ポリ
シリコンバッド８ｃ上に形成された絶縁膜つと、不純物
注入層５ｂ、７ｂに接続され、ゲート電極３ｂ、３ｃの
サイドウオール６ｂ、６ｃおよび絶縁膜４ｂ、４ｃ上に
形成されかつポリシリコンバッド８ｃ上に絶縁膜９およ
びサイドウオール１０ｂを介して形成されたポリシリコ
ンバッド１１と、ポリシリコンバッド８Ｃ上の絶縁膜９
および絶縁膜１２に設けられたコ０ ンタクトホール１５ａと、ポリシリコンバッド１１上の
絶縁膜１２に設けられたコンタクトホール１５ｂと、コ
ンタクトホール１５ａおよび絶縁膜１２上にポリシリコ
ンバッド８ｃと接触するように形成された上層配線１３
ａと、コンタクトホール１５ｂおよび絶縁膜１２上にポ
リシリコンバッド１１と接触するように形成された上層
配線１３ｂとを含む。
本実施例では、このように、ポリシリコンバッド８Ｃと
ポリシリコンバッド１１とを積重ねた構造にすることに
より、半導体装置の集積化に伴なって素子が微細化して
ゲート電極長およびゲート電極間隔が短くなった場合に
も、製法上の困難性を伴なうことなく不純物注入層５ａ
、７ａおよび５ｂ、７ｂと上層配線層１３ａおよび１３
ｂとの間にそれぞれポリシリコンバッド８ｃ、１１を形
成することができる。この結果、上層配線１３ａ。
１３ｂを形成するためのコンタクトホール１５ａ。
１５ｂの形成が容易になる。すなわち、素子が微細化さ
れたとしても、コンタクトホール１５ａ。
１ １５ｂの寸法精度が厳しく要求されることはなく、また
、コンタクトホール１．５ａ、１５ｂの内径自体も大き
くすることができる。したがって、コンタクト部での素
子の微細化に伴なう製法上の困難性を解消することがで
き、製造時の歩留りを高くすることができる。
次に、第１図に示した半導体装置のコンタクト構造を形
成するための製造プロセスについて説明する。まず、半
導体基板１上に選択的に素子分離２ａ、２ｂを形成する
。そして、熱酸化を行なうことによりゲート絶縁膜１４
を形成し、さらにその上に不純物かドープされたポリシ
リコンなどの電極材料を堆積する。電極材料上にシリコ
ン酸化膜などの絶縁膜を堆積する。最終的にゲート電極
３ａ、３ｂ、３ｃが形成される領域以外の領域を写真製
版技術およびエツチングによりパターニングして除去す
る。次に、半導体基板１上に半導体基板１と反対の導電
型イオンを注入する。これにより、まず不純物注入層５
ａ、５ｂが形成される。
半導体基板１上の全面にシリコン酸化膜等の絶縁２ 膜を堆積する。この堆積した絶縁膜をエッチバックする
ことによりサイドウオール６ａ、６ｂ、６Ｃを形成する
。そして、半導体基板１上に半導体基板１と反対の導電
型イオンを注入する。これによって、不純物注入層７．
１１，７ｂが形成される。
ポリシリコンなどの導電性を有する材料を全面に堆積し
た後、シリコン酸化膜などの絶縁膜を堆積する。そして
、写真製版技術およびエツチング技術を用いて、不純物
注入層５ａ、７ａに接続されかつゲート電極３ａおよび
３ｂに乗上げた形でポリシリコンバッド８ｃを形成する
。そして、全面にシリコン酸化膜などの絶縁膜を堆積し
てエッチバックを行なうことによりポリシリコンバッド
８Ｃの側壁部にサイドウオール１０ａ、１０ｂを形成す
る。次に、ポリシリコンなどの導電性材料を全面に堆積
する。写真製版技術およびエツチング技術を用いて不純
物注入層５ｂ、７ｂに接続されゲート電極３ｂ、３ｃ上
に乗上げるとともにポリシリコンバッド８Ｃ上に絶縁膜
９を介して形成された構造のポリシリコンバッド１１を
形成する。
３ その後、層間絶縁膜１２を堆積してポリシリコンバッド
８Ｃおよび１１上にコンタクトホール１５ａ、１５ｂを
形成する。コンタクトホール１５ａ。
１．５ｂにそれぞれ上層配線１３ａ、１３ｂを形成する
。これにより、不純物注入層５ａ、７ａと上層配線１３
ａとはポリシリコンバッド８Ｃにより接続され、不純物
注入層５ｂ、７ｂと上層配線１３ｂとはポリシリコンバ
ッド１１により接続される構造となる。なお、本実施例
では、不純物注入層と上層配線とのコンタクト方法とし
てポリシリコンバッドを形成するようにしたが、本発明
はこれに限らず、−船釣な下部配線と上部配線とのコン
タクト部に対しても適用可能である。また、本実施例で
は、ゲート電極の材料として、不純物がドープされたポ
リシリコンを用いたが、本発明はこれに限らず、高融点
金属シリサイド層または高融点金属ポリサイドもしくは
高融点金属などであってもよい。さらに、本実施例では
、電極材料の一例としてポリシリコンなどからなるポリ
シリコンバッドを示したが、本発明はこれに限らず、電
４ 導性を有する材料であれば何であってもよい。
［発明の効果］ 以上のように、この発明によれば、第１の導電層をゲー
ト電極の側壁部および上部に第２の絶縁膜を介して形成
し、第２の導電層の少なくとも端部を第１の導電層上に
第３の絶縁膜を介して形成することにより、隣接するゲ
ート電極間の間隔が小さい場合にも不純物領域と配線層
との間に導電層を形成することができるので、半導体素
子の集積化に伴なってゲート電極間隔が小さくなった場
合にも、コンタクト部を容易に形成することができる。
【図面の簡単な説明】
第１図は本発明の一実施例を示した半導体装置のコンタ
クト構造を説明するための断面図、第２図は従来の半導
体装置のコンタクト構造を示した断面図である。 図において、１は半導体基板、３ａ、３ｂ、３Ｃはゲー
ト電極、４ａ、４ｂ、４ｃは絶縁膜、６ａ、６ｂ、６ｃ
はサイドウオール、８Ｃはポリン５ リコンパッド、９は絶縁膜、１．０ａ、１０ｂはサイド
ウオール、１１はポリシリコンバッド、１３ａ、１３ｂ
は上層配線、１５ａ、１５ｂはコンタクトホールである
。 なお、各図中、同一符号は同一または相当部分を示す。 ６ 第１ 図 １゜ 事件の表示 ２゜ 発明の名称 補正をする者 事件との関係 住所 名称 代表者 ４、代理人 住所 手続補正書（自発） 平成３年５月２７日 平成２年特許願第６３６７１号′ 半導体装置

Claims (1)

    【特許請求の範囲】
  1. 　第１導電型の半導体基板上の素子分離領域間に所定の
    間隔を隔てて少なくとも２つの第２導電型の不純物領域
    が形成された半導体装置であって、前記素子分離領域上
    に形成されるとともに前記半導体基板上の前記不純物領
    域間に第１の絶縁膜を介して形成された複数のゲート電
    極と、前記少なくとも２つの第２導電型の不純物領域の
    うちの一方の不純物領域に接続され、前記ゲート電極の
    側壁部および上部に第２の絶縁膜を介して形成された第
    １の導電層と、前記少なくとも２つの第２導電型の不純
    物領域のうちの他方の不純物領域に接続され、少なくと
    もその端部が前記第１の導電層上に第３の絶縁膜を介し
    て形成された第２の導電層と、前記第１の導電層に接続
    された第１の配線層と、前記第２の導電層に接続された
    第２の配線層とを含む、半導体装置。
JP2063671A 1990-03-13 1990-03-13 半導体装置 Expired - Lifetime JP2623019B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2063671A JP2623019B2 (ja) 1990-03-13 1990-03-13 半導体装置
KR1019910001172A KR940003606B1 (ko) 1990-03-13 1991-01-24 반도체장치
DE4107883A DE4107883A1 (de) 1990-03-13 1991-03-12 Halbleitereinrichtung und verfahren zu deren herstellung
US07/899,021 US5281838A (en) 1990-03-13 1992-06-15 Semiconductor device having contact between wiring layer and impurity region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2063671A JP2623019B2 (ja) 1990-03-13 1990-03-13 半導体装置

Publications (2)

Publication Number Publication Date
JPH03263330A true JPH03263330A (ja) 1991-11-22
JP2623019B2 JP2623019B2 (ja) 1997-06-25

Family

ID=13236052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2063671A Expired - Lifetime JP2623019B2 (ja) 1990-03-13 1990-03-13 半導体装置

Country Status (3)

Country Link
JP (1) JP2623019B2 (ja)
KR (1) KR940003606B1 (ja)
DE (1) DE4107883A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276344A (en) * 1990-04-27 1994-01-04 Mitsubishi Denki Kabushiki Kaisha Field effect transistor having impurity regions of different depths and manufacturing method thereof
DE4143389C2 (de) * 1990-04-27 1994-11-24 Mitsubishi Electric Corp Verfahren zum Herstellen eines DRAM
DE4113733C2 (de) * 1990-04-27 1996-01-25 Mitsubishi Electric Corp Feldeffekttransistor, Verfahren zur Herstellung derselben und DRAM unter Verwendung desselben
JP2934325B2 (ja) * 1990-05-02 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
USRE40790E1 (en) 1992-06-23 2009-06-23 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
US5229326A (en) * 1992-06-23 1993-07-20 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559773A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Method of fabricating mis semiconductor device
JPS58142579A (ja) * 1982-02-18 1983-08-24 Mitsubishi Electric Corp Ｍｏｓトランジスタ
JPS6110271A (ja) * 1985-05-02 1986-01-17 Hitachi Ltd 半導体装置
JPH03102869A (ja) * 1989-06-13 1991-04-30 Samsung Electron Co Ltd 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292951A (ja) * 1985-06-21 1986-12-23 Hitachi Ltd 半導体集積回路装置の製法
JP2548957B2 (ja) * 1987-11-05 1996-10-30 富士通株式会社 半導体記憶装置の製造方法
JPH0221652A (ja) * 1988-07-08 1990-01-24 Mitsubishi Electric Corp 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559773A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Method of fabricating mis semiconductor device
JPS58142579A (ja) * 1982-02-18 1983-08-24 Mitsubishi Electric Corp Ｍｏｓトランジスタ
JPS6110271A (ja) * 1985-05-02 1986-01-17 Hitachi Ltd 半導体装置
JPH03102869A (ja) * 1989-06-13 1991-04-30 Samsung Electron Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR940003606B1 (ko) 1994-04-25
JP2623019B2 (ja) 1997-06-25
DE4107883A1 (de) 1991-09-19
KR910017656A (ko) 1991-11-05

Similar Documents

Publication Publication Date Title
JPH06260497A (ja) 半導体装置及びその製造方法
US5231046A (en) Method for fabricating an interconnection pattern on a BPSG-filled trench isolation structure
JPH03263330A (ja) 半導体装置
JP2971085B2 (ja) 半導体装置の製造方法
JPH0426162A (ja) 浮遊ゲート型半導体記憶装置およびその製造方法
JP2773205B2 (ja) 半導体メモリ
JP2767104B2 (ja) 半導体装置の製造方法
JPH10326896A (ja) 半導体装置及びその製造方法
JPH023303B2 (ja)
JPH0590492A (ja) 半導体集積回路とその製造方法
JPH0744274B2 (ja) 半導体装置及びその製造方法
KR920007824B1 (ko) 반도체 소자의 접속장치
JP2722506B2 (ja) 半導体装置及びその製造方法
JPH0369168A (ja) 薄膜電界効果トランジスタ
KR0167669B1 (ko) 반도체장치의 제조방법
KR940001286B1 (ko) 반도체 장치의 고부하 저항기 및 그 제조방법
JPH01307269A (ja) 半導体装置
JPH03175676A (ja) 半導体装置
JPH0491453A (ja) 半導体装置
JPH11354787A (ja) 半導体装置の製造方法
JPH03239348A (ja) 半導体装置及びその製造方法
JPS63244757A (ja) 半導体装置の製造方法
JPH05343422A (ja) 半導体装置および半導体装置の製造方法
JPH0786205A (ja) 半導体装置およびその製造方法
JPS59197153A (ja) 半導体装置の製法