JPS59108467A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS59108467A JPS59108467A JP57217763A JP21776382A JPS59108467A JP S59108467 A JPS59108467 A JP S59108467A JP 57217763 A JP57217763 A JP 57217763A JP 21776382 A JP21776382 A JP 21776382A JP S59108467 A JPS59108467 A JP S59108467A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- sub
- solid
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006698 induction Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000003384 imaging method Methods 0.000 claims description 16
- 239000000969 carrier Substances 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 2
- 238000009751 slip forming Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 206010034972 Photosensitivity reaction Diseases 0.000 abstract description 2
- 230000036211 photosensitivity Effects 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 abstract 1
- 230000005855 radiation Effects 0.000 abstract 1
- 230000003068 static effect Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は光電変換作用及び光電荷増幅作用を併有する静
電誘導トランジスタ(SITとも称する)を利用して成
る固体撮像素子に関する。
電誘導トランジスタ(SITとも称する)を利用して成
る固体撮像素子に関する。
先ず従来技術につき説明する。
静電誘導トランジスタ(以下単にトランジスタと称する
場合もある)を利用した固体撮像素子を具える固体撮像
装置に関しては例えば文献IEEE。
場合もある)を利用した固体撮像素子を具える固体撮像
装置に関しては例えば文献IEEE。
FD−26,黒12,1970 (1979)において
西沢等によって提案されている。
西沢等によって提案されている。
この従来提案された固体撮像装置は固体撮像素子を二次
元配列させこれら素子は各絵素にそれぞれ対応する構造
となっている。各絵素から信号を取り出丁方法としてX
Yアドレス方式と信号電荷転送方式とがあるが、静電誘
導トランジスタの特4(・性上XYアドレス方式を採用
している。
元配列させこれら素子は各絵素にそれぞれ対応する構造
となっている。各絵素から信号を取り出丁方法としてX
Yアドレス方式と信号電荷転送方式とがあるが、静電誘
導トランジスタの特4(・性上XYアドレス方式を採用
している。
第1図はXYアドレス方式の固体撮像装置の概略を示T
図式的路線図で、共通の半導体基板上にマトリックス状
に配列した各絵素1の位置をXY直角座標で表わし、各
絵素をX信号選択線2及び)Y信号選択線8にそれぞれ
接続し、これら選択線2及び3を水平走査回路4及び垂
直走査回路5にそれぞれ接続してこれら回路から絵素1
が順次パルスを受は取るように成している。各絵素1は
光電変換機能を有する感光素子、スイッチング素子口1
及び蓄積効果をもたせるための容量から成る。
図式的路線図で、共通の半導体基板上にマトリックス状
に配列した各絵素1の位置をXY直角座標で表わし、各
絵素をX信号選択線2及び)Y信号選択線8にそれぞれ
接続し、これら選択線2及び3を水平走査回路4及び垂
直走査回路5にそれぞれ接続してこれら回路から絵素1
が順次パルスを受は取るように成している。各絵素1は
光電変換機能を有する感光素子、スイッチング素子口1
及び蓄積効果をもたせるための容量から成る。
次にこの方式の固体撮像装置に利用される従来の撮像素
子の具体的構成と動作原理につき第2図及び第8図を参
照して説明Tる。
子の具体的構成と動作原理につき第2図及び第8図を参
照して説明Tる。
第2図は絵素1に対応する撮像素子を示す断面1)図で
第8図はこの素子に対応する等価回路図であるO 第2図に示す従来素子ではn+基板6の表面に沿ってS
in、等の絶縁物による分離領域12で周囲をかこまれ
る半導体本体中の領域内に一つの絵素2・・が構成され
ている。図中6で示すn+基板は静電誘導トランジスタ
のドレイン領域として作用し、同様に7で示すn+領領
域ソース領域、8で示すp+領領域ゲート領域及び9で
示すn−領域はチャンネル領域として夫々作用する。こ
のn−領域9はn+基板上にCVD法等によって形成さ
れている。
第8図はこの素子に対応する等価回路図であるO 第2図に示す従来素子ではn+基板6の表面に沿ってS
in、等の絶縁物による分離領域12で周囲をかこまれ
る半導体本体中の領域内に一つの絵素2・・が構成され
ている。図中6で示すn+基板は静電誘導トランジスタ
のドレイン領域として作用し、同様に7で示すn+領領
域ソース領域、8で示すp+領領域ゲート領域及び9で
示すn−領域はチャンネル領域として夫々作用する。こ
のn−領域9はn+基板上にCVD法等によって形成さ
れている。
さらに10は低抵抗ポリシリコン又はSno、等の透明
電極材で構成されたソース用電極で容量Cを介してソー
ス領域7と結合Tると共にY信号選択線8を構成してい
る。さらに10′はf/ 、 Mo 、 111W4
4の高融点金属又は低抵抗ポリシリコンによって構成さ
れる電極で、X信号選択線2を構成する。
電極材で構成されたソース用電極で容量Cを介してソー
ス領域7と結合Tると共にY信号選択線8を構成してい
る。さらに10′はf/ 、 Mo 、 111W4
4の高融点金属又は低抵抗ポリシリコンによって構成さ
れる電極で、X信号選択線2を構成する。
次にこの従来撮像素子の動作につき説明する。
今、X信号選択線2にクリアパルス電圧VGを印加し静
電誘導トランジスタを導通状態にしておきN。
電誘導トランジスタを導通状態にしておきN。
Y信号選択N8に負電圧−v8を印加する。この場合、
計領域7はほぼ一■8の電位となりトランジスタSIT
が導通状態になるためn+領域7がらチャンネル領域9
を経てn+領域6に流出してそこに吸収される。その結
果、最終的にn+領域7 ・・・、丁なわちソースSの
電位はn+領域6丁なゎちド ルーインDの接地電位子
なゎちo■になる。其の後、Y信号選択線3の負電位−
Vsを取り除いて。■とTるとn領域7の電位は+vs
となり、この際ソース領域7とソース用電極10との間
の容MCjnに帯電する正電荷の量QはQ=OV8とな
る。このような状態で、この素子の基板6とは反対側の
表面から矢印11で示すように光が入射Tると、この入
射光1】の光強度に応じた量の電子−正孔対が生成され
、その電子の多くはソース領域7と1・1ドレイン領域
6との間の電界によって加速されソース領域であるn+
領域7に流れ込み、その結果この領域7の帯電量Q′は
流れ込む電子の総量をΔnとしかつ電子の電荷量をqと
するとQ’=OVs−qΔnとなりその電位V’ ハV
’3=vs−IcqΔn10となる。尚、この総電荷量
Δnは入射光強度に直線的に比例する。
計領域7はほぼ一■8の電位となりトランジスタSIT
が導通状態になるためn+領域7がらチャンネル領域9
を経てn+領域6に流出してそこに吸収される。その結
果、最終的にn+領域7 ・・・、丁なわちソースSの
電位はn+領域6丁なゎちド ルーインDの接地電位子
なゎちo■になる。其の後、Y信号選択線3の負電位−
Vsを取り除いて。■とTるとn領域7の電位は+vs
となり、この際ソース領域7とソース用電極10との間
の容MCjnに帯電する正電荷の量QはQ=OV8とな
る。このような状態で、この素子の基板6とは反対側の
表面から矢印11で示すように光が入射Tると、この入
射光1】の光強度に応じた量の電子−正孔対が生成され
、その電子の多くはソース領域7と1・1ドレイン領域
6との間の電界によって加速されソース領域であるn+
領域7に流れ込み、その結果この領域7の帯電量Q′は
流れ込む電子の総量をΔnとしかつ電子の電荷量をqと
するとQ’=OVs−qΔnとなりその電位V’ ハV
’3=vs−IcqΔn10となる。尚、この総電荷量
Δnは入射光強度に直線的に比例する。
次にこのような状態においてX信号選択線2を経てゲー
)GTなわちp+領域8に読出パルスVGを印加しそれ
に基づくY信号選択線8の電位変化2・・(4) ΔvRを読出子。この場合、電位変化ΔvRと前述1し
た電位V’5=Vs−qΔn/Qとの間にはCBをY信
号選択線の配線蓄積容量とすると の関係があることが知られており、この関係式から入射
yC強度の増減に応じて電位変化の大きさΔ■、も直線
的に変化することか判かる。ところでこのn+領域7の
電圧はその読出しの際に配線蓄積容量CBにも分圧され
るためCB)Cの場合には電位 1・・変化Δ職は非常
に小さな値となってしまう。実際に通常のこの種の撮像
装置ではC/GB−0,O1〜0.02であるため、前
述した従来素子のソース又はドレインのような一方の主
電極に蓄積容量を設けこの容量に光によって生じた電荷
を蓄積Tるよl)うに成した構造では読出されるべき信
号出力が著しく小さいため雑音の影響が大きく後段での
信号処理が極めて困難であるという欠点があった。
)GTなわちp+領域8に読出パルスVGを印加しそれ
に基づくY信号選択線8の電位変化2・・(4) ΔvRを読出子。この場合、電位変化ΔvRと前述1し
た電位V’5=Vs−qΔn/Qとの間にはCBをY信
号選択線の配線蓄積容量とすると の関係があることが知られており、この関係式から入射
yC強度の増減に応じて電位変化の大きさΔ■、も直線
的に変化することか判かる。ところでこのn+領域7の
電圧はその読出しの際に配線蓄積容量CBにも分圧され
るためCB)Cの場合には電位 1・・変化Δ職は非常
に小さな値となってしまう。実際に通常のこの種の撮像
装置ではC/GB−0,O1〜0.02であるため、前
述した従来素子のソース又はドレインのような一方の主
電極に蓄積容量を設けこの容量に光によって生じた電荷
を蓄積Tるよl)うに成した構造では読出されるべき信
号出力が著しく小さいため雑音の影響が大きく後段での
信号処理が極めて困難であるという欠点があった。
本発明の目的は上述した従来の撮像素子の欠点に鑑み、
静電誘導トランジスタを利用するが信号−°・・出力が
大きくて読出し時に雑音の影響の小さくそ1の結果極め
て鮮明な画像が得られるように撮像を可能とした固体撮
像素子を提供することにある。
静電誘導トランジスタを利用するが信号−°・・出力が
大きくて読出し時に雑音の影響の小さくそ1の結果極め
て鮮明な画像が得られるように撮像を可能とした固体撮
像素子を提供することにある。
従って本発明の目的は静電誘導トランジスタの主電極側
に蓄積容量を設ける代わりに副電極に光。
に蓄積容量を設ける代わりに副電極に光。
照射に起因する電荷を蓄積しこれに基づく副電極の電位
変化を第−及び第二主電極間を流れる電流の変化として
増幅して読出すことが出来るように構成した所謂信号増
幅機能をもった固体撮像素子を提供することにある。
変化を第−及び第二主電極間を流れる電流の変化として
増幅して読出すことが出来るように構成した所謂信号増
幅機能をもった固体撮像素子を提供することにある。
この目的の達成を図るため本発明に依れば、第−及び第
二主電極領域と、副電極領域と、第−及び第二主電極領
域間のチャンネル領域とを有する静電誘導トランジスタ
を具える固体撮像素子において、前記静電トランジスタ
を半導体本体の基板1・上に設け、前記副電極領域を前
記第一主電極の周囲に浮遊状態で設けられ入射光によっ
て前記チャンネル領域中に発生した少数キャリアを蓄積
する領域として成ることを特徴とする。
二主電極領域と、副電極領域と、第−及び第二主電極領
域間のチャンネル領域とを有する静電誘導トランジスタ
を具える固体撮像素子において、前記静電トランジスタ
を半導体本体の基板1・上に設け、前記副電極領域を前
記第一主電極の周囲に浮遊状態で設けられ入射光によっ
て前記チャンネル領域中に発生した少数キャリアを蓄積
する領域として成ることを特徴とする。
或いは又本発明に依れば受光部として静電誘導2・・ト
ランジスタと、スイッチングダイオードをこのIトラン
ジスタの導通及び非導通の制御を行なうスイッチ部とを
組合わせ利用することも出来る。
ランジスタと、スイッチングダイオードをこのIトラン
ジスタの導通及び非導通の制御を行なうスイッチ部とを
組合わせ利用することも出来る。
この場合には上述した本発明に依る固体撮像素子におい
て静電誘導トランジスタに対し連続的にこのトランジス
タの第一主電極を一方の電極とTるスイッチングダイオ
ードを設けることが出来る。
て静電誘導トランジスタに対し連続的にこのトランジス
タの第一主電極を一方の電極とTるスイッチングダイオ
ードを設けることが出来る。
以下第4図〜第9図を参照して本発明の実施例につき説
明する。
明する。
第4図は共通半導体基板上にマトリックス状に、1゜配
列された撮像素子を示す図式的路線図であって、半導体
本体の表面上に形成された絶縁層及び配線部を除いた平
面図である。第5図及び第6図は第4図のA−A線及び
B−B線上にそれぞれ取って示した断面図である。さら
に第7図は本発明によ1゜る撮像素子の等価回路図であ
る。
列された撮像素子を示す図式的路線図であって、半導体
本体の表面上に形成された絶縁層及び配線部を除いた平
面図である。第5図及び第6図は第4図のA−A線及び
B−B線上にそれぞれ取って示した断面図である。さら
に第7図は本発明によ1゜る撮像素子の等価回路図であ
る。
第4図に示すようにマトリックス状に配列された各素子
20から電荷信号を取り出して外部回路へ送る機構は第
1図に示した従来の固体撮像装置と同様に形成し得る。
20から電荷信号を取り出して外部回路へ送る機構は第
1図に示した従来の固体撮像装置と同様に形成し得る。
2.。
第4図〜第7図に示す実施例では各絵素20の1受光部
を光変換かつ電荷増幅素子として静電誘導トランジスタ
21と、スイッチング素子としてのダイオード22とを
以って構成する。この受光部は第5図及び第6図に示す
ように半導体本体23・、の半導体基板24上に設ける
。今−例として半導体基板24をp形とする。この基板
24の表面(・形成されたけ領域25、n−シリコン領
域26及び副領域27は、トランジスタSITの第二主
電極であるドレインD1チャンネル領域及び第−主I・
・電極であるソースSを構成する。このn 領域27の
周囲にこの領域から離間して又はこの領域と隣接してこ
の領域27を矩形、円形その池の形状で取り囲むp+領
域28はトランジスタSITの副領域であるゲー)4を
構成する。さらに第一主電極1・であるn 領域27内
にはまり込んでいるp+領域29はスイッチングダイオ
ード22の一方の電極を形成しこのダイオード22の能
力の電極はトランジスタSITの第一主電極の?領域2
7を共用する。さらに同一のX1列に属T′;6Y方向
に配列2・□(8) された受光部群は半導体本体23の表面80から1基板
24に至る5in2その池の絶縁物から成る分離領域3
1によってXi列毎に電気的に仕切られていて、このX
1列に属する各受光部は表面30から第二主電極を構成
するn 領域25に至るこの。
を光変換かつ電荷増幅素子として静電誘導トランジスタ
21と、スイッチング素子としてのダイオード22とを
以って構成する。この受光部は第5図及び第6図に示す
ように半導体本体23・、の半導体基板24上に設ける
。今−例として半導体基板24をp形とする。この基板
24の表面(・形成されたけ領域25、n−シリコン領
域26及び副領域27は、トランジスタSITの第二主
電極であるドレインD1チャンネル領域及び第−主I・
・電極であるソースSを構成する。このn 領域27の
周囲にこの領域から離間して又はこの領域と隣接してこ
の領域27を矩形、円形その池の形状で取り囲むp+領
域28はトランジスタSITの副領域であるゲー)4を
構成する。さらに第一主電極1・であるn 領域27内
にはまり込んでいるp+領域29はスイッチングダイオ
ード22の一方の電極を形成しこのダイオード22の能
力の電極はトランジスタSITの第一主電極の?領域2
7を共用する。さらに同一のX1列に属T′;6Y方向
に配列2・□(8) された受光部群は半導体本体23の表面80から1基板
24に至る5in2その池の絶縁物から成る分離領域3
1によってXi列毎に電気的に仕切られていて、このX
1列に属する各受光部は表面30から第二主電極を構成
するn 領域25に至るこの。
分離領域81によって分離されている。従って第4図〜
第6図に示すように第二電極であるドレイン領域25は
X信号選択線2として帯状に各Xi列方向に沿って個別
的に延在Tる。半導体本体28の表面80上に存在する
層a2は例えば酸化膜をIll成長して得られた絶縁層
であってダイオード22の一方の電極であるp 領域2
9に対応する部分に惣83を有し、この窓88を介して
ソース電極84を例えばA!、低抵抗ポリシリコン又は
sno。
第6図に示すように第二電極であるドレイン領域25は
X信号選択線2として帯状に各Xi列方向に沿って個別
的に延在Tる。半導体本体28の表面80上に存在する
層a2は例えば酸化膜をIll成長して得られた絶縁層
であってダイオード22の一方の電極であるp 領域2
9に対応する部分に惣83を有し、この窓88を介して
ソース電極84を例えばA!、低抵抗ポリシリコン又は
sno。
等の透明電極材料で形成しこれを第4図に仮想線で1−
・示すY信号選択線8に接続する。さらにこの絶縁層3
2上であって副電極であるp+アゲート散領域28に苅
向する箇所にリセット電極35を設け、これにリセット
選択線86を接続している。従ってこの副電極28はリ
セット電極85に対し電気!・・、的に浮いた浮遊状態
にありその間に容量Cが形成1される。半導体本体中の
各領域は従来既知の拡散法、イオン法人法等を所要に応
じて使用してそれぞれ所要の形状配置に形成し得るもの
であり、その池の絶縁層や電極の形成も従来既知の方法
で形。
・示すY信号選択線8に接続する。さらにこの絶縁層3
2上であって副電極であるp+アゲート散領域28に苅
向する箇所にリセット電極35を設け、これにリセット
選択線86を接続している。従ってこの副電極28はリ
セット電極85に対し電気!・・、的に浮いた浮遊状態
にありその間に容量Cが形成1される。半導体本体中の
各領域は従来既知の拡散法、イオン法人法等を所要に応
じて使用してそれぞれ所要の形状配置に形成し得るもの
であり、その池の絶縁層や電極の形成も従来既知の方法
で形。
成し得る。例えばp形半導体基板24の場合にはn−シ
リコン領域26をOVD法等の手段を用いて形成し得る
。
リコン領域26をOVD法等の手段を用いて形成し得る
。
次に本発明による撮像素子の動作につき説明するO
X信号選択線2及びX信号選択線3には夫々第7図に示
すようなパルス電圧v2及びv8が印加されるが、今、
X信号選択線2がO■状態にあり、X信号選択線3が正
の電圧状態にあるとする。このX信号選択線2の非選択
時のレベルは、Y信号1゜選択線8の正のレベルに対し
てダイオード22が導通しないようなレベルの値(丁な
わちほぼX信号選択線3の電圧レベルかそれ以上の値)
に設定する。チャンネル領域26の不純物濃度をNb
。
すようなパルス電圧v2及びv8が印加されるが、今、
X信号選択線2がO■状態にあり、X信号選択線3が正
の電圧状態にあるとする。このX信号選択線2の非選択
時のレベルは、Y信号1゜選択線8の正のレベルに対し
てダイオード22が導通しないようなレベルの値(丁な
わちほぼX信号選択線3の電圧レベルかそれ以上の値)
に設定する。チャンネル領域26の不純物濃度をNb
。
ゲート領域28とドレイン領域25との間の距離、1゜
をld1相対向するゲート領域28間の間隔を2a及び
電荷をqとすると、これらと拡散電圧■3との間に 及び a = la t、cるM係を満たす構造のトランジスタSI’I’で
あるとする。又副電極であるゲート領域28とチャンネ
ル領域26との接合面87から延びる空乏層が1・・ド
レイン領域25の近傍にまで到達し相対向する接合[7
87からの空乏層もドレイン領域25の近傍にまで到達
し図中点線88で示すように両空乏層がくつついている
状態にあるとする。この状態は通常チャンネルがピンチ
オフ状態にあるといいζ・ソース領域27(又はS)か
らドレイン領域25(又はD)への電位分布は第8図に
実線40で示す如くチャンネル領域26中に高い電位障
壁が生じている。従って電位差■sがあってもソース領
域27(又はS)からドレイン領域25(又はD)′・
・(11少 へ電流は流れない。この状態でチャンネル領域26に半
導体の禁制帯幅より大きいエネルギーをもった元が照射
されると元の強度に比例した雷、子−正孔対がこの領域
26中に生成され、そして多数キャリアである電荷この
例では電子が電界によって加速されて電位の低いドレイ
ン領域25に流れ込み、さらにダイオード22の接合に
おける拡散電圧VBを越えてX信号選択線3へと流れ去
る。
をld1相対向するゲート領域28間の間隔を2a及び
電荷をqとすると、これらと拡散電圧■3との間に 及び a = la t、cるM係を満たす構造のトランジスタSI’I’で
あるとする。又副電極であるゲート領域28とチャンネ
ル領域26との接合面87から延びる空乏層が1・・ド
レイン領域25の近傍にまで到達し相対向する接合[7
87からの空乏層もドレイン領域25の近傍にまで到達
し図中点線88で示すように両空乏層がくつついている
状態にあるとする。この状態は通常チャンネルがピンチ
オフ状態にあるといいζ・ソース領域27(又はS)か
らドレイン領域25(又はD)への電位分布は第8図に
実線40で示す如くチャンネル領域26中に高い電位障
壁が生じている。従って電位差■sがあってもソース領
域27(又はS)からドレイン領域25(又はD)′・
・(11少 へ電流は流れない。この状態でチャンネル領域26に半
導体の禁制帯幅より大きいエネルギーをもった元が照射
されると元の強度に比例した雷、子−正孔対がこの領域
26中に生成され、そして多数キャリアである電荷この
例では電子が電界によって加速されて電位の低いドレイ
ン領域25に流れ込み、さらにダイオード22の接合に
おける拡散電圧VBを越えてX信号選択線3へと流れ去
る。
一方生成された少数キャリアである正孔はゲート領域2
5に流れ込みこの領域25に蓄積される。1屯)これが
ため、この蓄積された電荷この場合正孔の量に比例して
ゲート電位が上昇しその結果電位障壁は第8図に点線4
1で示す如く低下し、これに伴いソース領域27からド
レイン領域25へと多数キャリアである電荷この場合電
子が流れ始めるにの状態ではチャンネル領域26中の空
乏層は第6図に破線89で示すような位置まで後退しチ
ャンネルが広がりソース領域27とドレイン領域25と
の間が電気的に導通状態となる。このときソース領域2
7丁なわちソースSとドレイン領域!・・(12ン 25TなわちドレインDとの間を流れるソース−1ドレ
イン電流工は電位障壁の高さvgと工oce−Vgj”
a/ktの関係にあり従って元1]の照射によって電
位障壁vgが■lに変化すると丁れば電流工は指数関数
的に増加する換言すれば、ゲート電位の変化が大きな電
流変化となって増幅されて取り出されることとなる。こ
の電位変化ΔVg=Vg−* t は照射光11の強度と比例関係にあるからソースS
とドレインDとの間には光強度に応じた電流Iが流れる
。その結果、各絵素に対応する撮像1.。
5に流れ込みこの領域25に蓄積される。1屯)これが
ため、この蓄積された電荷この場合正孔の量に比例して
ゲート電位が上昇しその結果電位障壁は第8図に点線4
1で示す如く低下し、これに伴いソース領域27からド
レイン領域25へと多数キャリアである電荷この場合電
子が流れ始めるにの状態ではチャンネル領域26中の空
乏層は第6図に破線89で示すような位置まで後退しチ
ャンネルが広がりソース領域27とドレイン領域25と
の間が電気的に導通状態となる。このときソース領域2
7丁なわちソースSとドレイン領域!・・(12ン 25TなわちドレインDとの間を流れるソース−1ドレ
イン電流工は電位障壁の高さvgと工oce−Vgj”
a/ktの関係にあり従って元1]の照射によって電
位障壁vgが■lに変化すると丁れば電流工は指数関数
的に増加する換言すれば、ゲート電位の変化が大きな電
流変化となって増幅されて取り出されることとなる。こ
の電位変化ΔVg=Vg−* t は照射光11の強度と比例関係にあるからソースS
とドレインDとの間には光強度に応じた電流Iが流れる
。その結果、各絵素に対応する撮像1.。
素子のトランジスタSITのソースSとドレインDに対
し垂直走査回路5及び水平走査回路4からそれぞれ対応
するX信号選択線8及びX信号選択線2を経て第7図に
対応して示すパルス電圧■8及びV、をそれぞれ印加す
ることによって、この絵I。
し垂直走査回路5及び水平走査回路4からそれぞれ対応
するX信号選択線8及びX信号選択線2を経て第7図に
対応して示すパルス電圧■8及びV、をそれぞれ印加す
ることによって、この絵I。
素20が受光する光強度に応じたソース−ドレイン電流
工を得ることが出来、この電流を負荷抵抗(図示せず)
を介して出力電圧として読出すことが可能となる。
゛ 微小入射光の検出をも可能とするためには、ゲ2.。
工を得ることが出来、この電流を負荷抵抗(図示せず)
を介して出力電圧として読出すことが可能となる。
゛ 微小入射光の検出をも可能とするためには、ゲ2.。
電圧をX、Y選択時にトランジスタSIT 21が導通
状態の直前にあるようにゲート電圧を設定しておけばよ
い。このように丁れば微小入射光によるゲート電圧の変
化をソース−ドレイン電流として。
状態の直前にあるようにゲート電圧を設定しておけばよ
い。このように丁れば微小入射光によるゲート電圧の変
化をソース−ドレイン電流として。
検出可能となる。
ゲート電位のリセット(又はプリセットともいう)は例
えば以下述べるようにして設定Tることが出来る。例え
ばリセット選択線86からリセット電極35に第9図に
φRで示すパルス電圧を印1・・加してゲー)%位φG
をリセットすることが出来る。丁なわち照射光11によ
ってゲート領域28に一旦蓄えられた信号電荷はリセッ
ト電極35に印加されるパルス電圧φRの立上り時にチ
ャンネル領域26を通りドレイン領域25に排出され(
但l・し、このリセット時にはドレイン電圧は選択時の
レベル丁なわちOvにセットされる)、そしてゲート領
域28の電位はパルス電圧φRの立下りで元のゲート電
位φGにリセットされる。そして次のパルス電圧φ、の
立上りまでの間に照射光によ−・・・り少数キャリアが
ゲート領域28に順次蓄えられするため第6図に斜線を
施して示したゲート電位は徐々に変化する。リセット電
極35とゲート領域28との間の容量Cすなわちリセッ
ト電極35の面積はゲート電位の照射光による電位変化
の勾配・。
えば以下述べるようにして設定Tることが出来る。例え
ばリセット選択線86からリセット電極35に第9図に
φRで示すパルス電圧を印1・・加してゲー)%位φG
をリセットすることが出来る。丁なわち照射光11によ
ってゲート領域28に一旦蓄えられた信号電荷はリセッ
ト電極35に印加されるパルス電圧φRの立上り時にチ
ャンネル領域26を通りドレイン領域25に排出され(
但l・し、このリセット時にはドレイン電圧は選択時の
レベル丁なわちOvにセットされる)、そしてゲート領
域28の電位はパルス電圧φRの立下りで元のゲート電
位φGにリセットされる。そして次のパルス電圧φ、の
立上りまでの間に照射光によ−・・・り少数キャリアが
ゲート領域28に順次蓄えられするため第6図に斜線を
施して示したゲート電位は徐々に変化する。リセット電
極35とゲート領域28との間の容量Cすなわちリセッ
ト電極35の面積はゲート電位の照射光による電位変化
の勾配・。
をどう設定するかに応じて決められる。
肖リセットの方法は上述した方法の池、例えば各絵素毎
にトランジスタを設けて行なうことも出来る。
にトランジスタを設けて行なうことも出来る。
上述した説明から本究明は少なくとも静電誘導1・・ト
ランジスタの空乏化されたチャンネル領域に光を入射さ
せて、それによって励起された少数キャリアを浮遊状態
のゲート領域に蓄積する構造となっていれば良い。さら
に好適な構成例では上述した構造に追加してソース又は
ドレインの電極側に1スイツチングダイオードを含んだ
構造とし得る。
ランジスタの空乏化されたチャンネル領域に光を入射さ
せて、それによって励起された少数キャリアを浮遊状態
のゲート領域に蓄積する構造となっていれば良い。さら
に好適な構成例では上述した構造に追加してソース又は
ドレインの電極側に1スイツチングダイオードを含んだ
構造とし得る。
本発明は上述した実施例にのみ限定されるものではなく
多くの変更又は変形をなし得る。例えば、固体撮像素子
を構成Tる半導体領域の全ての領域の導電形を上述した
実施例に用いられた導電形と!・・(15] は反対導電形となし得る。その場合印加電圧の符、号を
反対にする必要がある。さらに上述した実施例では少数
キャリアを正孔としたが所要に応じてこれを電子とする
ことも出来る。
多くの変更又は変形をなし得る。例えば、固体撮像素子
を構成Tる半導体領域の全ての領域の導電形を上述した
実施例に用いられた導電形と!・・(15] は反対導電形となし得る。その場合印加電圧の符、号を
反対にする必要がある。さらに上述した実施例では少数
キャリアを正孔としたが所要に応じてこれを電子とする
ことも出来る。
さらに上述した実施例では第一主電極をソース−。
とじ第二主電極をドレインとしたが所要に応じて第一主
電極をドレインとし第二主電極をソースとすることも可
能である。
電極をドレインとし第二主電極をソースとすることも可
能である。
さらに上述した実施例ではスイッチングダイオードを接
合形ダイオードとしたがショットキダイ1,1オードと
してもよい。例えば、本発明の撮像素子のソース領域の
寸法は通常は2〜5μmでありこれ以上あまり大きくす
ることが出来ない。接合形ダイオードの場合にはn ソ
ース領域27中にp+領域29を形成してはめ込んでい
るが、これには1゜高度の微細加工技術が必要となる。
合形ダイオードとしたがショットキダイ1,1オードと
してもよい。例えば、本発明の撮像素子のソース領域の
寸法は通常は2〜5μmでありこれ以上あまり大きくす
ることが出来ない。接合形ダイオードの場合にはn ソ
ース領域27中にp+領域29を形成してはめ込んでい
るが、これには1゜高度の微細加工技術が必要となる。
そこで例えばダイオードをショットキ接合と下れば従来
の微細加工技術で容易に製作することが出来る。この場
合の実施例を第1O図に示す。この実施例が第5図及び
第6図につき説明した実施例と相違Tる点l・・(16
) は第5図及び第6図ではスイッチングダイオード1の接
合をn 領域27とp 領域29とにより形成するが第
10図の実施例ではこの接合をソース領域であるn 領
域50に直接ショットキ障壁を形成するような、例えば
71u 、 MO+ W等の金属を電極84の材料とし
て用いて、ショットキ接合43とする点にあり、その能
の構造上の点については第5図及び第6図の実施例の場
合と同様である。
の微細加工技術で容易に製作することが出来る。この場
合の実施例を第1O図に示す。この実施例が第5図及び
第6図につき説明した実施例と相違Tる点l・・(16
) は第5図及び第6図ではスイッチングダイオード1の接
合をn 領域27とp 領域29とにより形成するが第
10図の実施例ではこの接合をソース領域であるn 領
域50に直接ショットキ障壁を形成するような、例えば
71u 、 MO+ W等の金属を電極84の材料とし
て用いて、ショットキ接合43とする点にあり、その能
の構造上の点については第5図及び第6図の実施例の場
合と同様である。
本発明によれば、固体撮像素子の光電変換部にゲート浮
遊型の静電誘導トランジスタを使用し、1.。
遊型の静電誘導トランジスタを使用し、1.。
さらに所要に応じてこのトランジスタの一方の主電極上
に接合形、又はショットキ形のダイオードをスイッチと
して形成する構造となっている。
に接合形、又はショットキ形のダイオードをスイッチと
して形成する構造となっている。
本発明はこのような構造により、光電荷を増幅して出力
することが出来るため、光感度が著しく、。
することが出来るため、光感度が著しく、。
大きくなり丁なわち続出し時の出力信号に対する雑音の
影響を小さくし得、よって出力信号の処理が容易となる
。例えば従来のフォトダイオード或いはMOSダイオー
ドのような増幅機能のない光電変換素子の感度Sを出力
電流対入射光強度の比、。
影響を小さくし得、よって出力信号の処理が容易となる
。例えば従来のフォトダイオード或いはMOSダイオー
ドのような増幅機能のない光電変換素子の感度Sを出力
電流対入射光強度の比、。
で表わ丁とS〈1(μA/μW)であるのに対し、 1
本発明の固体撮像素子の感度Sは5=10〜105(μ
A/μW)となり極めて感度がよいことが判った。
本発明の固体撮像素子の感度Sは5=10〜105(μ
A/μW)となり極めて感度がよいことが判った。
さらに、主電極表面にダイオードを形成するこ。
とによって−絵素の面積を著しく小さくし得、従って同
一チップ面積当りの絵素を多く配列することが出来、よ
ってその分だけ画像の解像度を高めることが出来る。
一チップ面積当りの絵素を多く配列することが出来、よ
ってその分だけ画像の解像度を高めることが出来る。
さらにダイオードをスイッチング素子として各12、絵
素に設けることによって絵素間の信号の相互作用が少な
くなり、プルーミング、スミア等の画像劣化を低減出来
る。
素に設けることによって絵素間の信号の相互作用が少な
くなり、プルーミング、スミア等の画像劣化を低減出来
る。
第1図は本発明の説明に供する固体撮像装置をj・示す
部分的平面図、 第2図は従来提案されている静電誘導トランジスタを利
用した固体撮像素子を示す略図的部分的断面図、 第8図は第2図の固体撮像素子の電気的等価回路2・・
図、 第4図は本発明による固体撮像素子をマトリックス状に
配列して成る固体撮像装置の配線部及び絶縁層を取除い
た状態での部分的平面図、第5図及び第6図は本発明に
よる固体撮像素子の一実施例を示す線図であって第5図
は第4図のA−入線上に沿って取って示した略図的断面
図及び第6図は第4図のB−Bm上に沿って取って示し
た略図的断面図、 第7図は第5図及び第6図に示す本発明による。1゜固
体撮像素子の電気的等価回路図、 第8図は第5図及び第6図に示す固体撮像素子の半導体
領域の電位状態を表わ丁電位分布図、第9図は本発明の
固体撮像素子に印加されるリセット電圧φRとゲート電
圧φGを夫々示す曲線図、1・第10図は本発明の固体
撮像素子の池の実施例を示す第5図に相当する略図的断
面図である。 1・・・絵素又は撮像素子 2・・・X信号選択線3・
・・Y信号選択線 4・・・水平走査回路5・・・
垂直走査回路 2・・(1
9) 6・・・n 基板(又はドレイン領域)7・・・ソース
領域(又はn 領域) 8・・・ゲート領域(又はp+領領域 9・・・チャンネル領域(又はn−領域)lO・・・ソ
ース用電極(又はY信号選択線)1(1’・・・電極(
又はX信号選択線)】l・・・入射光 12・
・・分離領域20・・・固体撮像素子(又は絵素) 21・・・静電誘導トランジスタ 22・・・スイッチングダイオード 28・・・半導体本体 24・・・基板25.27
・・・n 領域(又は第−又は第二主電極)26・・・
n″″″シリコン領域はチャンネル領域)28・・・p
+領領域又は副領域) 29・・・p+領領域 30・・・半導体本体の
表面1381・・・分離領域 32・・・絶縁層
88・・・窓 34・・・ソース電極3
5・・・リセツ)[極 86・・・リセット選択線8
7・・・ゲート領域とチャンネル領域の接合面88.8
9・・・空乏層 48・・・ショットキ接合 2,1
(20) 手続補正書 昭和58年11 月 4 日 1、事件の表示 昭和57年特 許 願第217763号2、発明の名称 固体撮像素子 3、補正をする者 事件との関係 特許出願人 電話(581) 2241番(代表) 面」 7、補正の内容 (別紙の通り) 1、明細書第1頁第8行〜第2頁第5行を次の通り1訂
正する。 「2特許請求の範囲 1 第−及び第二主電極領域と、副電極領域と、第−及
び第二主電極領域間のチャ・、ン年ル領域とを有する静
電誘導トランジスタを具える固体撮像素子において、前
記静電誘導トランジスタを半導体本体の基板上に設け、
前記副電極領域を工前記第−主電極の周囲に電気的に浮
遊状態で10設けられ入射光によって前記チャンネル領
域中に発生した少数キャリアを蓄積する領域を以って構
成したことを特徴とする固体撮像素子。 極とするスイッチングダイオードを形成(2) 2明細書第4頁第12行の「構成される電極」を11構
成されるゲート+7(極」と訂正し、同頁第15行の「
導通状轢」を「導通可能な状態」と訂正し、 同頁第18行の「n十領域7から」を「n十領域・17
から電子が」と訂正する。 8同第5頁第6行の1に帯電する」を「を充電する」と
訂正する。 4(同第7頁第15行の「静電トランジスタ」を「静電
誘導トランジスタ」と訂正する。 5同第9頁第2行の「電荷増幅素子として静電誘導」を
「電荷増幅素子としての静電誘導」と訂正し、 同1第14行を次の通りに訂正する。 「取り囲み電気的に浮遊状部にあるp+領領域・・28
はトランジスタSITの副l!極領」6同第10頁第5
行の「至るこの」を「至るまでこの」と訂正し、 同頁第17行の1副電極である」を「副電極領域である
」と訂正し、 20同頁第20行
の1副電極28」を1ゲート電W11領域28」と訂正
する。 7同第11頁第1行の「に浮いた浮遊状態」を「絶縁状
態」と訂正する。 8、同第12頁第2行の1電荷」を「キャリアの電。 荷置」と訂正し、 同頁第9行の「副電極である−1を「副lit極領域で
ある」と訂正する。 9同第18頁第7〜8行を[れ込み、ざらにX信号選択
線2へと流れ去る。」と訂[Eし、同頁第1O行を1領
域28に流れ込みこの領域28に蓄積される。」と訂正
し、 同頁第17行の「破線89」を「一点鎖線39」と訂正
する。 10、同第16頁第2行を次の通りに訂正する。 l
)[るため第9図に斜線を施して示したゲート電位φG
は] 11同第21頁第14行を次の通り訂正する。 「28・・p+領領域又は副w1極領域)」12、図中
第5図及び第6図を別紙訂正図の通りに 1訂正する。 (5)
部分的平面図、 第2図は従来提案されている静電誘導トランジスタを利
用した固体撮像素子を示す略図的部分的断面図、 第8図は第2図の固体撮像素子の電気的等価回路2・・
図、 第4図は本発明による固体撮像素子をマトリックス状に
配列して成る固体撮像装置の配線部及び絶縁層を取除い
た状態での部分的平面図、第5図及び第6図は本発明に
よる固体撮像素子の一実施例を示す線図であって第5図
は第4図のA−入線上に沿って取って示した略図的断面
図及び第6図は第4図のB−Bm上に沿って取って示し
た略図的断面図、 第7図は第5図及び第6図に示す本発明による。1゜固
体撮像素子の電気的等価回路図、 第8図は第5図及び第6図に示す固体撮像素子の半導体
領域の電位状態を表わ丁電位分布図、第9図は本発明の
固体撮像素子に印加されるリセット電圧φRとゲート電
圧φGを夫々示す曲線図、1・第10図は本発明の固体
撮像素子の池の実施例を示す第5図に相当する略図的断
面図である。 1・・・絵素又は撮像素子 2・・・X信号選択線3・
・・Y信号選択線 4・・・水平走査回路5・・・
垂直走査回路 2・・(1
9) 6・・・n 基板(又はドレイン領域)7・・・ソース
領域(又はn 領域) 8・・・ゲート領域(又はp+領領域 9・・・チャンネル領域(又はn−領域)lO・・・ソ
ース用電極(又はY信号選択線)1(1’・・・電極(
又はX信号選択線)】l・・・入射光 12・
・・分離領域20・・・固体撮像素子(又は絵素) 21・・・静電誘導トランジスタ 22・・・スイッチングダイオード 28・・・半導体本体 24・・・基板25.27
・・・n 領域(又は第−又は第二主電極)26・・・
n″″″シリコン領域はチャンネル領域)28・・・p
+領領域又は副領域) 29・・・p+領領域 30・・・半導体本体の
表面1381・・・分離領域 32・・・絶縁層
88・・・窓 34・・・ソース電極3
5・・・リセツ)[極 86・・・リセット選択線8
7・・・ゲート領域とチャンネル領域の接合面88.8
9・・・空乏層 48・・・ショットキ接合 2,1
(20) 手続補正書 昭和58年11 月 4 日 1、事件の表示 昭和57年特 許 願第217763号2、発明の名称 固体撮像素子 3、補正をする者 事件との関係 特許出願人 電話(581) 2241番(代表) 面」 7、補正の内容 (別紙の通り) 1、明細書第1頁第8行〜第2頁第5行を次の通り1訂
正する。 「2特許請求の範囲 1 第−及び第二主電極領域と、副電極領域と、第−及
び第二主電極領域間のチャ・、ン年ル領域とを有する静
電誘導トランジスタを具える固体撮像素子において、前
記静電誘導トランジスタを半導体本体の基板上に設け、
前記副電極領域を工前記第−主電極の周囲に電気的に浮
遊状態で10設けられ入射光によって前記チャンネル領
域中に発生した少数キャリアを蓄積する領域を以って構
成したことを特徴とする固体撮像素子。 極とするスイッチングダイオードを形成(2) 2明細書第4頁第12行の「構成される電極」を11構
成されるゲート+7(極」と訂正し、同頁第15行の「
導通状轢」を「導通可能な状態」と訂正し、 同頁第18行の「n十領域7から」を「n十領域・17
から電子が」と訂正する。 8同第5頁第6行の1に帯電する」を「を充電する」と
訂正する。 4(同第7頁第15行の「静電トランジスタ」を「静電
誘導トランジスタ」と訂正する。 5同第9頁第2行の「電荷増幅素子として静電誘導」を
「電荷増幅素子としての静電誘導」と訂正し、 同1第14行を次の通りに訂正する。 「取り囲み電気的に浮遊状部にあるp+領領域・・28
はトランジスタSITの副l!極領」6同第10頁第5
行の「至るこの」を「至るまでこの」と訂正し、 同頁第17行の1副電極である」を「副電極領域である
」と訂正し、 20同頁第20行
の1副電極28」を1ゲート電W11領域28」と訂正
する。 7同第11頁第1行の「に浮いた浮遊状態」を「絶縁状
態」と訂正する。 8、同第12頁第2行の1電荷」を「キャリアの電。 荷置」と訂正し、 同頁第9行の「副電極である−1を「副lit極領域で
ある」と訂正する。 9同第18頁第7〜8行を[れ込み、ざらにX信号選択
線2へと流れ去る。」と訂[Eし、同頁第1O行を1領
域28に流れ込みこの領域28に蓄積される。」と訂正
し、 同頁第17行の「破線89」を「一点鎖線39」と訂正
する。 10、同第16頁第2行を次の通りに訂正する。 l
)[るため第9図に斜線を施して示したゲート電位φG
は] 11同第21頁第14行を次の通り訂正する。 「28・・p+領領域又は副w1極領域)」12、図中
第5図及び第6図を別紙訂正図の通りに 1訂正する。 (5)
Claims (1)
- 【特許請求の範囲】 L 第−及び第二主電極領域と、副電極領域と、第−及
び第二主電極領域間のチャンネル領域−とを有する静電
誘導トランジスタを具える固体撮像素子において、前記
静電誘導トランジスタを半導体本体の基板上に設け、前
記副電極領域を前記第一主電極の周囲に電気的に浮遊状
態で設けられ入射光によって前記チャンネル領域中に発
生した少数キャリアを蓄積する領域として成ることを特
徴とする固体撮像素子。 2、 第−及び第二主電極領域と、副電極領域と、第−
及び第二主電極領域間のチャンネル領域−とを有する静
電誘導トランジスタを具える固体撮像素子において、前
記誘導トランジスタを半導体本体の基板上に設け、前記
副電極領域を前記第一主電極の周囲に電気的に浮遊状態
で設けられ入射光によって前記チャンネル2.・領域中
に発生した少数キャリアを蓄積する領l域とし、前記静
電誘導トランジスタに対し連続的に前記第一主電極を一
方の電極とするスイッチングダイオードを形成して成る
ことを特徴とする固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57217763A JPS59108467A (ja) | 1982-12-14 | 1982-12-14 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57217763A JPS59108467A (ja) | 1982-12-14 | 1982-12-14 | 固体撮像素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59108467A true JPS59108467A (ja) | 1984-06-22 |
Family
ID=16709346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57217763A Pending JPS59108467A (ja) | 1982-12-14 | 1982-12-14 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59108467A (ja) |
-
1982
- 1982-12-14 JP JP57217763A patent/JPS59108467A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7105371B2 (en) | Method of acquiring an image from an optical structure having pixels with dedicated readout circuits | |
US7701028B2 (en) | Image sensor with large-area, high-sensitivity and high-speed pixels | |
US5619049A (en) | CCD-type solid state image pickup with overflow drain structure | |
US7696597B2 (en) | Split transfer gate for dark current suppression in an imager pixel | |
US4631592A (en) | Semiconductor image sensor | |
JPH0666446B2 (ja) | 固体撮像素子 | |
JPH09246514A (ja) | 増幅型固体撮像装置 | |
JPS60130274A (ja) | 固体撮像装置 | |
JPH0414543B2 (ja) | ||
JPS59108461A (ja) | 固体撮像装置 | |
US4450464A (en) | Solid state area imaging apparatus having a charge transfer arrangement | |
JPH08250697A (ja) | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 | |
JPH0454987B2 (ja) | ||
JPH0454988B2 (ja) | ||
JPH0582746B2 (ja) | ||
US4433343A (en) | Extrinsic infrared detector with dopant site charge-neutralization | |
JPH0458698B2 (ja) | ||
JPS621257B2 (ja) | ||
US11463634B2 (en) | Charge domain binning in a MOS pixel | |
KR20180113618A (ko) | 판독 동안 비례 전하 이득을 갖는 방사선 촬상 검출기 | |
JPH0414547B2 (ja) | ||
JPS59108467A (ja) | 固体撮像素子 | |
US6232589B1 (en) | Single polysilicon CMOS pixel with extended dynamic range | |
JPS59188278A (ja) | 半導体撮像装置 | |
JPS6134263B2 (ja) |