JPS59107613A - 演算増幅回路 - Google Patents

演算増幅回路

Info

Publication number
JPS59107613A
JPS59107613A JP57216845A JP21684582A JPS59107613A JP S59107613 A JPS59107613 A JP S59107613A JP 57216845 A JP57216845 A JP 57216845A JP 21684582 A JP21684582 A JP 21684582A JP S59107613 A JPS59107613 A JP S59107613A
Authority
JP
Japan
Prior art keywords
circuit
capacitor
output
node
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57216845A
Other languages
English (en)
Other versions
JPH0235485B2 (ja
Inventor
Kenji Nagai
永井　謙治
Fumiaki Fujii
文明 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57216845A priority Critical patent/JPS59107613A/ja
Priority to GB08333113A priority patent/GB2134737B/en
Priority to US06/560,873 priority patent/US4562408A/en
Priority to DE3345045A priority patent/DE3345045C2/de
Publication of JPS59107613A publication Critical patent/JPS59107613A/ja
Priority to SG414/87A priority patent/SG41487G/en
Priority to HK697/87A priority patent/HK69787A/xx
Priority to MY640/87A priority patent/MY8700640A/xx
Publication of JPH0235485B2 publication Critical patent/JPH0235485B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3023—CMOS common source output SEPP amplifiers with asymmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/153—Feedback used to stabilise the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45398—Indexing scheme relating to differential amplifiers the AAC comprising a voltage generating circuit as bias circuit for the AAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、演算増幅回路に関し１、特に、ＭＯＢｆ、
積回路に適した演算増幅回路に関する。
第１図は、従来のＭＯ８集積回路における基本的な演算
増幅回路（月下オペアンプと称する）を示す。図におい
て、１け差動入力段、２け出力増幅段、また、３は位相
補償回路である。
差動入力段１は一対の入力差動ＭＯ８ＦＥＴ（Ｐ縁ゲー
ト形電界効果トランジスタ）Ｍ、、Ｍ。
と、アクティブ負荷ＭＯ８ＦＦＩＴＭ、、Ｍ４　と、定
電流用ＭＯ８ＦＥＴＭ、とからなる。また、出力増幅段
は、駆動Ｍ０８７ＫＴＭ６　と定ＩＩ流用ＭＯ８Ｆ’　
Ｋ　Ｔ　Ｍ７　とからなる。
上記オペアンプは、電源電圧ＶＤ？、に電源雑音がのっ
た場合、ＭＯ８ＩＦＢＴＭ６のソース電圧が上下にゆれ
るが、このとき、ＭＯ８ＦＫＴＭ４’に介してノードｎ
１の電位がゆれ、ＭＯ８ＦＷ’ｌ’Ｍ６のゲート電圧も
同じように上下にゆれて相殺される。そのため、ＭＯＥ
ＩＩｌ’ｌｌｌＴＭ、のドレイン側の出力電圧ｖ。ｕｔ
Ｋは、ＭＯ日ＦＫＴＭａ？介して電沖雑音が表われるこ
とはほとんどない。
しかも、上記電源雑音が低周波領域の場合には、位相補
償用のコンデンサＣＩによってノイズがカ７）されて、
ノードｎｌから位相補償回路３全通して出力１！＃ＥＦ
Ｖ。ｕｔに電源雑音が伝わって来ること本ない。
すなわち、上記オペアンプは、低周波領域の電源鍵音に
７１する音源雑音除去比（以下ＰＥＩＲＲと称する）が
比較的良好であった。
ところが、上記電源雑音が３００ＫＨ２前後の高周波領
域になると、低周波領域の場合と同様にＭＯ８Ｆ１ｎＴ
Ｑ、を介して出力電圧Ｖ。ｕｔに電源雑音が表われるこ
とは少ないが、位相補償用コンデンサＣ１が高周波のノ
イズをカットできず、出力ｖｏｕｔＫｔ源雑音が伝わっ
ていた。つまり、従来のオペアンプは、高周波領域にお
ける’ＦＳＲＲが低周波領域に比べて劣下するという問
題点があっ７ｊ。
そこで、この発明は、差動入力段を構成するアクティブ
負荷Ｍ０８ＦＩＩＩＴのゲート端子？、コンデンサケ介
して交流的に接地させて、負荷ＭＯ８ＦＥＴのゲート電
圧？押さえてやることによシ、電源雑音が差動入力段か
ら位相補償回路を通って出力端子に伝わらないように１
２、これによって、柘めて筒部な回路構成で高周波領域
の電源雑音に対するＰｓＲＲ？向上させることができる
ようにすることケ目的とする。
月下、図面を用いてこの発明ヲ訝明する。
第２図は本発明に係る演算増幅回路の一実施例ケ示すも
のである。
差動入力段１は、特に制限されないが一対のＮチャンネ
ル形ＭＯ８ＦＦｉＴＭ、、Ｍ、と、このＭＯ８ＦＨｉ’
ｌ”Ｍ、、Ｍ、のドレインと電源電圧ｖＤＤ（＋５Ｖ）
との間にそれぞれ接続されｆｉＰチャンネル形ＭＯ８Ｆ
Ｉ！ｉ’ｒＭ、、Ｍ４と、上記ＭＯ８ＦＥ！ＴＭＩ、Ｍ
ｓの共通ソースとＮ源電圧ｖＢ８（−５ｖ）との間に接
続され［Ｎチャンネル形のＭＯ日Ｆ　ＩＩＩ！　Ｔ　Ｍ
ＩＩとにより構成されている。
上記ＭＯ８ＦＥＴＭＩとＭ４のゲート端子は、それぞれ
ＩＪＯ８ＦＦ！ＴＭＩのドレイン側のノードｎ０に接続
され、Ｍ３とＭ４けカレントミラー回路全構成し、アク
ティブ負荷トランジスタとして作用する。
また、上記ＭＯ８Ｆ１ｎＴＭ、け図示しないバイアス回
路からのバイアス電圧ｖＢ１ａ６をゲート端子に受けて
、定電渡源として動作する。
そして、上記ＭＯＳ　ＦＩＴ　Ｍ、のゲート端子がオペ
アンプの反転入力端子（−）として入力電圧Ｖｔｎの供
給ケ受けるようにされる。′ｆｆｃＸ　ＭＯ８ＦＰＴＭ
、のゲート端子は非反転入力端子（＋）とされ、一般に
、回路の接地点に接続される。
上記（＋）側の入力ＭＯ８ＦＥＴＭ２のドレインと、負
荷ＭＯ８ＦＫＴＭ、　　との接続ノードｎ１の電位が、
出力増幅段２ケ構成するＰチャンネル形のＭＯ８Ｆ１［
ｉＴＭ、のゲートに供給されてこれ全駆動させる。
上記駆動ＭＯＥＩＦＩＩＩ！ＴＭ６と電源電圧ｖＢＢと
の間に接続されたＮチャンネル形のＭＯ８ＦＥＴＭ７の
ゲートには、前記Ｍ０８７ＢＴＭｓのゲート電圧と同一
のバイアス１１ＥＦ　ＶＢｌａｓが供給され、同じく定
ｗＩ流源として動作するようにされている。
上記非反転入力端子（＋）がグランドに接続され、反転
入力端子（−）に入力電圧ｖｉｎが供給された場合、ノ
ードｎ１には入力電圧Ｖｔ、と同相の電圧が表われる。
例えば、入力電圧ｖ１ｎが非反転入力端子（＋）の印加
電圧（Ｏｖ）よりも低くなると、ノードｎ、のレベルが
下がり、ＭＯ日ＦＥＴＭ６が強くオンされるようになっ
て、オン抵抗が小さくされ、出力電圧Ｖ。ｕｔは上昇を
れる。また、入力電圧ｖ１ｎが非反転入力端子（＋）の
電圧よりも高くなると、ノードｎ１のレベルが上がり、
ＭＯ８Ｆ１ｎＴＭ６がオフされる方向に移行されてオン
抵抗が犬きくされ、出力電圧Ｖ。ｕｔけ降下される。
位相補償回路３け、ノードｎＩ′と出力増幅段２の出力
ノードｎｌとの間に直列接続された抵抗Ｒ８とコンデン
サＯ，とからなる。この場合、抵抗Ｒ，けＭＯＳＦＥＴ
によって構成することができる。
そして、上記差動入力段１の負荷ＭＯ８ＦＫＴＭ３　と
Ｍ４のゲート端子が接続されたノードｎ　ｏｌと、回路
の接地点との間に、コンデンサｃｏが接続されている。
これにより、差動入力段１の負荷ＭＯ８ＦＥＴＭ４は、
上記コンデンサｃｏによって、ゲート端子が交流的に接
地され、ゲート接地型増幅回路として動作される。
上記コンデンサｃｏは、前記位相補償回路３のコンデン
サ０１に浮遊容量分ケ加えたようか大きさ、つまり、コ
ンデンサ０．の容量（通常、数ｐＦ）の１割増し程度の
大きさの容１ｒ持つようにされる。
前述したように、電源電圧■ＤＤに高周波領域の雑音が
のっ九場合、ノードｎ１のレベルがこの電源雑音によっ
て上下にゆれると、位相補償回路３’ｖｉって出力／−
ドロ、にノイズが伝わってしまう。
コンデンサＯｏの設けられていない従来のオペアンプ（
第１図）では、出力Ｖ。ｕｔ’？取り出して入力端子に
負帰還會かけた場合、位相がまわって、用カＶ。ｕｔに
のっｔノイズが差動入力段１で増幅されて、ある値のノ
イズが出力Ｖ。ｕｔに表われてしまう。しかし、上記実
施例では、差動入力段ｌにコンデンサＣ６が設けられて
いるため、出力端子ヲ（−）入力端子に接続し、てボル
テージフォロワを構成した場合に、出力Ｖ。ｕｔにのっ
た高周波領域のノイズがノードｎＱに伝わっても、コン
デンサＣ６によって押えられてしまう。そのため、負荷
ＭＱＢ’ＦＢＴＭ４を介してノードｎ１にノイズが増幅
し、て伝えられることはない。
このように、上記実施例のオペアンプでけ、Ｍｏ　８　
Ｆ　ＥＴ　Ｍ　ｓのゲート電圧が、コンデンサｃ。
によって押えられているため、高周波領域のノイズが出
力に表われにくくされ、高周波領域でのＰＳＦｔＲが向
上される。
上記のように、差動入力段ｔのノードｎ。′と回路の接
地点との間に、コンデンサＯｎ？接続した場合、回路の
ＰＵＲＲが３００ＫＨｚ前後の高周波領域において、コ
ンデンサＯ０全接続しない場合に比べて２０ｄＢ程度改
善されることが、シュミレーションの結果、確認された
。
以上説明したように、この発明は、差動入力段全構成す
るアクティブ負荷トランジスタのゲート端子ケ、コンデ
ンサ？介して交流的に接地させて負荷トランジスタのゲ
ート電圧ケ押えてやるようにしたので、極めて簡単な回
路構成によって、高周波領域の電源靴音に対する回路の
ＰＳＲＲ’（＋−向上させることができる。これによっ
て、例えば、スイッチングレギエレータのような高周波
雑音を持つに重置回路が使用されているコーデック（Ｇ
ＯＩ）ＫＯ）等を搭載し穴装肯に、本発明に係るオペア
ンプを適用した場合に、装置全体としてのＰ　ＳＲＲ？
改善することができるようになる。
【図面の簡単な説明】
第１図は従来の演算増幅回路の一例會示す回路図、 第２図は本発明に係る演算増幅回路の一実施例を示す回
路図である。 １・・・差動入力段、２・・・出力増幅段、３・・・位
相補償Ｆｒ１ｌ路、Ｍ、、Ｍ、・・・入力差動トランジ
スタ、Ｍ、、Ｍ４・・・アクティブ負荷トランジスタ、
Ｍｓ１Ｍ７・・・定電流用トランジスタ、Ｍｏ・・・駆
動用トラ第　　１　　図 第　　２　図 ／　　２

Claims (1)

    【特許請求の範囲】
  1. １一対の入力差動トランジスタ、該トランジスタのドレ
    インに接続されカレントミラーを構成するアクティブ負
    荷トランジスタおよび上記入力差動トランジスタの共通
    ソースに接続された第１の定電流用トランジスタからな
    る差動入力段と、該差動入力段の出力ノードにゲート端
    子が接続された駆動用トランジスタおよび該駆動用トラ
    ンジスタのドレインに接続され次第２の定電流用トラン
    ジスタから彦る出力増幅段と、上記差動入力段と出力増
    幅段との間に設けられ次位相補供回路と全備えた演算増
    幅回路において、上記差動入力段の一対のアクティブ負
    荷トランジスタのゲート端子と回路の接地点との間にコ
    ンデンサが接続されてなることを特徴とする演算増幅回
    路。
JP57216845A 1982-12-13 1982-12-13 演算増幅回路 Granted JPS59107613A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP57216845A JPS59107613A (ja) 1982-12-13 1982-12-13 演算増幅回路
GB08333113A GB2134737B (en) 1982-12-13 1983-12-12 Amplifier
US06/560,873 US4562408A (en) 1982-12-13 1983-12-13 Amplifier having a high power source noise repression ratio
DE3345045A DE3345045C2 (de) 1982-12-13 1983-12-13 Verstärker
SG414/87A SG41487G (en) 1982-12-13 1987-05-06 Amplifier
HK697/87A HK69787A (en) 1982-12-13 1987-09-24 Amplifier
MY640/87A MY8700640A (en) 1982-12-13 1987-12-30 Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57216845A JPS59107613A (ja) 1982-12-13 1982-12-13 演算増幅回路

Publications (2)

Publication Number Publication Date
JPS59107613A true JPS59107613A (ja) 1984-06-21
JPH0235485B2 JPH0235485B2 (ja) 1990-08-10

Family

ID=16694802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57216845A Granted JPS59107613A (ja) 1982-12-13 1982-12-13 演算増幅回路

Country Status (7)

Country Link
US (1) US4562408A (ja)
JP (1) JPS59107613A (ja)
DE (1) DE3345045C2 (ja)
GB (1) GB2134737B (ja)
HK (1) HK69787A (ja)
MY (1) MY8700640A (ja)
SG (1) SG41487G (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6135671A (en) * 1998-02-27 2000-10-24 Niigata Engineering Co., Ltd. Paving materials loading apparatus and paving machine
JP2009052259A (ja) * 2007-08-27 2009-03-12 Kajima Road Co Ltd 道路補修用のロードヒータ装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139107A (ja) * 1984-12-11 1986-06-26 Nec Corp 演算増幅器
US4785258A (en) * 1987-09-17 1988-11-15 Motorola, Inc. CMOS amplifier circuit which minimizes power supply noise coupled via a substrate
JPH0193207A (ja) * 1987-10-02 1989-04-12 Nec Corp 演算増幅器
US4912427A (en) * 1988-12-16 1990-03-27 Motorola, Inc. Power supply noise rejection technique for amplifiers
JP3123094B2 (ja) * 1991-02-28 2001-01-09 日本電気株式会社 演算増幅器
US6538511B2 (en) * 2001-03-06 2003-03-25 Intersil Americas Inc. Operational amplifier including a right-half plane zero reduction circuit and related method
JP2004079775A (ja) * 2002-08-19 2004-03-11 Ricoh Co Ltd 半導体装置及びその製造方法
EP1884856B1 (en) * 2006-07-26 2016-04-06 ams AG Voltage/current converter circuit and method for providing a ramp current
EP1885061B1 (en) 2006-07-26 2012-02-29 austriamicrosystems AG Amplifier arrangement and method for amplification
ATE455391T1 (de) * 2006-11-07 2010-01-15 Austriamicrosystems Ag Verstärkeranordnung und verfahren zur verstärkung
JP2008252029A (ja) * 2007-03-30 2008-10-16 Matsushita Electric Ind Co Ltd 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4984558A (ja) * 1972-12-19 1974-08-14

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048575A (en) * 1974-09-11 1977-09-13 Motorola, Inc. Operational amplifier
DE2938592A1 (de) * 1979-09-24 1981-04-23 Siemens AG, 1000 Berlin und 8000 München Operationsverstaerker in ig-fet-technologie
US4315223A (en) * 1979-09-27 1982-02-09 American Microsystems, Inc. CMOS Operational amplifier with improved frequency compensation
US4335355A (en) * 1979-09-28 1982-06-15 American Microsystems, Inc. CMOS Operational amplifier with reduced power dissipation
US4383223A (en) * 1980-04-10 1983-05-10 Motorola, Inc. CMOS Operational amplifier employing push-pull output stage
US4379267A (en) * 1980-06-25 1983-04-05 Mostek Corporation Low power differential amplifier
GB2082649B (en) * 1980-08-29 1984-03-14 Acalor Int Ltd Conductive floors
US4336503A (en) * 1980-12-16 1982-06-22 Motorola, Inc. Driver circuit having reduced cross-over distortion
US4458212A (en) * 1981-12-30 1984-07-03 Mostek Corporation Compensated amplifier having pole zero tracking

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4984558A (ja) * 1972-12-19 1974-08-14

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6135671A (en) * 1998-02-27 2000-10-24 Niigata Engineering Co., Ltd. Paving materials loading apparatus and paving machine
JP2009052259A (ja) * 2007-08-27 2009-03-12 Kajima Road Co Ltd 道路補修用のロードヒータ装置

Also Published As

Publication number Publication date
GB2134737A (en) 1984-08-15
SG41487G (en) 1987-07-17
DE3345045A1 (de) 1984-06-14
GB2134737B (en) 1986-07-16
US4562408A (en) 1985-12-31
DE3345045C2 (de) 1993-12-09
MY8700640A (en) 1987-12-31
HK69787A (en) 1987-10-02
JPH0235485B2 (ja) 1990-08-10
GB8333113D0 (en) 1984-01-18

Similar Documents

Publication Publication Date Title
US6407623B1 (en) Bias circuit for maintaining a constant value of transconductance divided by load capacitance
US5124663A (en) Offset compensation CMOS operational amplifier
US6262568B1 (en) Common mode bias generator
US5939945A (en) Amplifier with neuron MOS transistors
JPS59107613A (ja) 演算増幅回路
EP0286347B1 (en) Balanced output analog differential amplifier circuit
US5469092A (en) Electronic circuit including means for reflecting signal current and feed forward means for compensating operational speed thereof
JPH0559605B2 (ja)
US7521994B2 (en) Three-stage amplifier
US4912427A (en) Power supply noise rejection technique for amplifiers
US20040239426A1 (en) Operational amplifier generating desired feedback reference voltage allowing improved output characteristic
US5541555A (en) High performance transconductance operational amplifier of the CMOS integrated type
JP2004222238A (ja) 可変時定数回路及びこれを用いたフィルタ回路
JPH11272786A (ja) 差動増幅回路
US6496066B2 (en) Fully differential operational amplifier of the folded cascode type
EP1173923B1 (en) Differential pair provided with degeneration means for degenerating a transconductance of the differential pair
US6542034B2 (en) Operational amplifier with high gain and symmetrical output-current capability
GB2193059A (en) Voltage follower circuit
JP3166681B2 (ja) アクティブフィルタおよびアクティブフィルタ用集積回路
JPH0239607A (ja) 半導体集積回路装置
JP3052039B2 (ja) 入力アンプ回路
JPH11234088A (ja) スイッチトキャパシタ回路
JP2730489B2 (ja) 差動増幅回路
JP2723664B2 (ja) スイッチドキャパシタフィルタ
JP2001339275A (ja) フィルタ回路とこれを用いた検波回路