JPS5892242A - セラミツク多層基板 - Google Patents
セラミツク多層基板Info
- Publication number
- JPS5892242A JPS5892242A JP19113981A JP19113981A JPS5892242A JP S5892242 A JPS5892242 A JP S5892242A JP 19113981 A JP19113981 A JP 19113981A JP 19113981 A JP19113981 A JP 19113981A JP S5892242 A JPS5892242 A JP S5892242A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- metallized
- pad
- substrate
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は複合電子回路を横取するだめの多Ｊ醪セフミ
ック基板で、特に多層のプラグイン形の入出力端子を備
えるセラミック多層基板の端子をロー付スるセフミック
上のメタライズパッドの構造の改良に関するものである
。
ック基板で、特に多層のプラグイン形の入出力端子を備
えるセラミック多層基板の端子をロー付スるセフミック
上のメタライズパッドの構造の改良に関するものである
。
最近の″成子回路は増々高密度化される方向にあり、複
数のＩＣ，又はＬＳＩを同一セラミック基板とに塔載し
、セラミック基板内で配線を複層化したモジュール基板
が製作されているーこのようなモジュール化セラミック
多層基板では外部接続用端子は数百にも達する端子数に
なり、第１図に示すごとく、基板裏面に設けられたセラ
ミック上のメタライズパッドに金属端子をロー付接続し
たプラグイン形の端子構造が採用されている。
数のＩＣ，又はＬＳＩを同一セラミック基板とに塔載し
、セラミック基板内で配線を複層化したモジュール基板
が製作されているーこのようなモジュール化セラミック
多層基板では外部接続用端子は数百にも達する端子数に
なり、第１図に示すごとく、基板裏面に設けられたセラ
ミック上のメタライズパッドに金属端子をロー付接続し
たプラグイン形の端子構造が採用されている。
ところで、このような高密度配線モジューμに利用され
るセラミック多層基板ｖｉ−製造する最も有力な方法は
セラミックグリーンシートと呼ばれる未焼成の薄いテー
プを製作し、このシートに１下層尋通用の貫通孔を多数
設けた後、配線印刷し。
るセラミック多層基板ｖｉ−製造する最も有力な方法は
セラミックグリーンシートと呼ばれる未焼成の薄いテー
プを製作し、このシートに１下層尋通用の貫通孔を多数
設けた後、配線印刷し。
積層、焼成するグリーンシーＦの積層法と呼ばれる製作
法であり、普通、入出力端子はセラミック裏面のメタラ
イズパッドにロー付されている。
法であり、普通、入出力端子はセラミック裏面のメタラ
イズパッドにロー付されている。
従来、このような方法で製作されたプラグイン形端子の
セラミック多層基板は第１図に示すごとく、内部配線層
を印刷し、積層した後、セラミック基板（１）の焼成と
同時にメタライズされた基板裏面のメタライズパッド（
匂に金属端子（３）を合鴨ロー材（４）でロー付し、基
板を完成していたが、基板裏面のメタライズパッドは積
層工程において、セフミック内に若干埋込まれた状態に
なっているとはいえ、第１図に示されるごとく、最下層
表面にメタライズされているため、完成基板のアッセン
ブリ等のときに加わる応力により、メタライズパッドと
七ヲミツク間で剥離欠落しやすい欠点を持っていた。
セラミック多層基板は第１図に示すごとく、内部配線層
を印刷し、積層した後、セラミック基板（１）の焼成と
同時にメタライズされた基板裏面のメタライズパッド（
匂に金属端子（３）を合鴨ロー材（４）でロー付し、基
板を完成していたが、基板裏面のメタライズパッドは積
層工程において、セフミック内に若干埋込まれた状態に
なっているとはいえ、第１図に示されるごとく、最下層
表面にメタライズされているため、完成基板のアッセン
ブリ等のときに加わる応力により、メタライズパッドと
七ヲミツク間で剥離欠落しやすい欠点を持っていた。
このような欠点の改善のために、同時焼成されるメタラ
イズ金属の材料及びセラミックとメタライズ金属の熱膨
張のマツチング方法・等の研究が行われているが材料研
究からの改善はメタライズ強度のバフツキ等の問題から
、一つの基板で数百本も存在する端子のすべてに十分な
強度を持たせることは難かしく、基板製作歩留の低下及
び完成基板のアッセンブリ時のトップμの原因となって
いた・ 本発明は上記のようなセラミック多層基板構造における
入出力端子の欠点を改善し、メタライズバット部の剥離
強度が高く、端子の欠落を起しにくいメタライズパッド
構造を提案し、１言頼性の高いセラミック多層基板を提
供せんとするものである。
イズ金属の材料及びセラミックとメタライズ金属の熱膨
張のマツチング方法・等の研究が行われているが材料研
究からの改善はメタライズ強度のバフツキ等の問題から
、一つの基板で数百本も存在する端子のすべてに十分な
強度を持たせることは難かしく、基板製作歩留の低下及
び完成基板のアッセンブリ時のトップμの原因となって
いた・ 本発明は上記のようなセラミック多層基板構造における
入出力端子の欠点を改善し、メタライズバット部の剥離
強度が高く、端子の欠落を起しにくいメタライズパッド
構造を提案し、１言頼性の高いセラミック多層基板を提
供せんとするものである。
以下、本発明の詳細を第２図以下の図面に基づいて説明
する。
する。
第２図は本発明に基づく端子ロー付部のメタライズバッ
ド（匂の構造であって、セラミック基板ωの積層工程で
、メタライズパッド（２）と同一パターンでパッド径よ
りも小さな径の貫通孔を持つセラミックグリーンシー）
？最下層に重ねて積層し、メタライズパッド（粉がセラ
ミック焼成後にパッド周辺のみセラミック内に完全に埋
没した構造を持たせ、プラグイン端子（３）を凹面とな
ったメタライズパッド（２）に金属ロー材＋４１でロー
材する。
ド（匂の構造であって、セラミック基板ωの積層工程で
、メタライズパッド（２）と同一パターンでパッド径よ
りも小さな径の貫通孔を持つセラミックグリーンシー）
？最下層に重ねて積層し、メタライズパッド（粉がセラ
ミック焼成後にパッド周辺のみセラミック内に完全に埋
没した構造を持たせ、プラグイン端子（３）を凹面とな
ったメタライズパッド（２）に金属ロー材＋４１でロー
材する。
発明者らの検討によれば、第１図のごとき、従来の構造
によるメタライズパッドは端子に加わった応力により、
セラミックから剥離する際には必ずメタライズパッドの
セラミックとの境界から剥にＩ Ｌ、メタライズ金属が
端子ヘッドに付着した状態で脱落した。この事実は、パ
ッド周辺部がセフミック内に埋没されたパッド構造を持
之せるならば、剥に１強度は改善されることを示してお
り、発明者らは第２図のごとき本発明の構造を採用する
ことにより、端子脱落を起し難く、メタライズ密着強度
の高いプラグイン形端子のセラミック基板を完成した。
によるメタライズパッドは端子に加わった応力により、
セラミックから剥離する際には必ずメタライズパッドの
セラミックとの境界から剥にＩ Ｌ、メタライズ金属が
端子ヘッドに付着した状態で脱落した。この事実は、パ
ッド周辺部がセフミック内に埋没されたパッド構造を持
之せるならば、剥に１強度は改善されることを示してお
り、発明者らは第２図のごとき本発明の構造を採用する
ことにより、端子脱落を起し難く、メタライズ密着強度
の高いプラグイン形端子のセラミック基板を完成した。
又１本発明の構造を持たせることによる。さらにもう一
つの利点は第３図に示すような端子のロー付工程で、従
来形の端子構造であればセラミック基板のメタライズ面
がセラミック面よりも若干高いか、同一であるため、ロ
ー付組立時の振動等により、ロー材がロー材されるべき
所定の位置から移動し、ロー付不良を起しやすかった０
本発明のメタライズパッド構造を持たせることにより、
ロー材の受治具（６）上のセラミック基板α）のメタラ
イズパッド面■が凹面となっているためにロー材４４）
が、この凹面内で固定され、端子（３）のみを固定する
治具（６）の構造が簡単になると同時に、通常。
つの利点は第３図に示すような端子のロー付工程で、従
来形の端子構造であればセラミック基板のメタライズ面
がセラミック面よりも若干高いか、同一であるため、ロ
ー付組立時の振動等により、ロー材がロー材されるべき
所定の位置から移動し、ロー付不良を起しやすかった０
本発明のメタライズパッド構造を持たせることにより、
ロー材の受治具（６）上のセラミック基板α）のメタラ
イズパッド面■が凹面となっているためにロー材４４）
が、この凹面内で固定され、端子（３）のみを固定する
治具（６）の構造が簡単になると同時に、通常。
セラミック多層基板に存在する若干の曲がり及びうねり
によるロー材の移動を防ぐことができる。
によるロー材の移動を防ぐことができる。
以と１本発明のメタライズパッド構造を採用することに
より、セラミック多層基板端子部の剥離強度が改善され
ると同時に、基板製造における歩留を大巾に改善するこ
とが可能となった。
より、セラミック多層基板端子部の剥離強度が改善され
ると同時に、基板製造における歩留を大巾に改善するこ
とが可能となった。
第１図は従来のプラグイン形セラミック多層基板の端子
部の構造を示す概略的な断面図、第２図は本発明による
プラグイン形セラミック多層基板のメタライズパッド部
の構造を示す断面図、第３図は本発明によるプラグイン
形セラミック多層基板の端子ロー付工程時の断面図であ
る。 図において、（１）は内部配線を持つセラミック基板、
（２）はメタライズパッド、（３）はプラグイン端子、
（４）はロー材、（６）は端子の固定治具、（６）はロ
ー材の９ｍにＪ、、−ｃｈｂ・ ８ なお、図中同一符号は毎々同−又は相当部分を示す。 代理人 葛野信−
部の構造を示す概略的な断面図、第２図は本発明による
プラグイン形セラミック多層基板のメタライズパッド部
の構造を示す断面図、第３図は本発明によるプラグイン
形セラミック多層基板の端子ロー付工程時の断面図であ
る。 図において、（１）は内部配線を持つセラミック基板、
（２）はメタライズパッド、（３）はプラグイン端子、
（４）はロー材、（６）は端子の固定治具、（６）はロ
ー材の９ｍにＪ、、−ｃｈｂ・ ８ なお、図中同一符号は毎々同−又は相当部分を示す。 代理人 葛野信−
Claims (1)
- プラグイン形の入出力端子を持つセラミック多層基板に
おいて、メタライズパッド部分周辺がセラミック内に埋
没し、且つメタライズパッド部分の表面がセフミック面
に対し凹面を形成するようにしたことを特徴とするセラ
ミック多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19113981A JPS5892242A (ja) | 1981-11-27 | 1981-11-27 | セラミツク多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19113981A JPS5892242A (ja) | 1981-11-27 | 1981-11-27 | セラミツク多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5892242A true JPS5892242A (ja) | 1983-06-01 |
| JPS636143B2 JPS636143B2 (ja) | 1988-02-08 |
Family
ID=16269530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19113981A Granted JPS5892242A (ja) | 1981-11-27 | 1981-11-27 | セラミツク多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892242A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61236148A (ja) * | 1985-04-11 | 1986-10-21 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | メタライゼーシヨン・パターンへのろう付け方法 |
| JPS6263454A (ja) * | 1985-09-14 | 1987-03-20 | Narumi China Corp | 半導体装置用容器及びその製造方法 |
| JPS62211805A (ja) * | 1986-03-12 | 1987-09-17 | 富士通株式会社 | グリ−ンシ−ト多層セラミツク基板の製造方法 |
| JPH0388354A (ja) * | 1989-08-31 | 1991-04-12 | Ibiden Co Ltd | 半導体パッケージ |
| JPH0846121A (ja) * | 1995-08-09 | 1996-02-16 | Hitachi Ltd | 樹脂封止型半導体装置 |
| JPH0846120A (ja) * | 1995-08-09 | 1996-02-16 | Hitachi Ltd | 樹脂封止型半導体装置およびその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5433422U (ja) * | 1977-08-10 | 1979-03-05 | ||
| JPS5473529A (en) * | 1977-11-24 | 1979-06-12 | Fujitsu Ltd | Bonding pad forming method for bubble memory chip |
| JPS5547779U (ja) * | 1978-09-25 | 1980-03-28 | ||
| JPS5523190Y2 (ja) * | 1975-09-23 | 1980-06-02 | ||
| JPS5778651U (ja) * | 1980-10-30 | 1982-05-15 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5265605A (en) * | 1975-11-28 | 1977-05-31 | Yahata Denki Sangyo Kk | Inductive radio communication system |
-
1981
- 1981-11-27 JP JP19113981A patent/JPS5892242A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5523190Y2 (ja) * | 1975-09-23 | 1980-06-02 | ||
| JPS5433422U (ja) * | 1977-08-10 | 1979-03-05 | ||
| JPS5473529A (en) * | 1977-11-24 | 1979-06-12 | Fujitsu Ltd | Bonding pad forming method for bubble memory chip |
| JPS5547779U (ja) * | 1978-09-25 | 1980-03-28 | ||
| JPS5778651U (ja) * | 1980-10-30 | 1982-05-15 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61236148A (ja) * | 1985-04-11 | 1986-10-21 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | メタライゼーシヨン・パターンへのろう付け方法 |
| JPS6263454A (ja) * | 1985-09-14 | 1987-03-20 | Narumi China Corp | 半導体装置用容器及びその製造方法 |
| JPS62211805A (ja) * | 1986-03-12 | 1987-09-17 | 富士通株式会社 | グリ−ンシ−ト多層セラミツク基板の製造方法 |
| JPH0388354A (ja) * | 1989-08-31 | 1991-04-12 | Ibiden Co Ltd | 半導体パッケージ |
| JPH0846121A (ja) * | 1995-08-09 | 1996-02-16 | Hitachi Ltd | 樹脂封止型半導体装置 |
| JPH0846120A (ja) * | 1995-08-09 | 1996-02-16 | Hitachi Ltd | 樹脂封止型半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS636143B2 (ja) | 1988-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5000809B2 (ja) | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したｂｇａ半導体パッケージ | |
| TW571371B (en) | Method for fabricating semiconductor package | |
| JP3531573B2 (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JP4332162B2 (ja) | 配線基板の製造方法 | |
| JPH0716094B2 (ja) | 配線板の製造法 | |
| WO2005071744A1 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
| JPS5892242A (ja) | セラミツク多層基板 | |
| JPH10335823A (ja) | 積層セラミック回路基板及びその製造方法 | |
| JP3155565B2 (ja) | プリント配線板の製造方法 | |
| KR100366411B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| JP2003008216A (ja) | セラミック多層基板の製造方法 | |
| JPH08236938A (ja) | 入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体 | |
| JPS6364079B2 (ja) | ||
| JPS5824958B2 (ja) | 多重貫通孔を設けた多層印刷配線板の製造方法 | |
| JP2002076628A (ja) | ガラスセラミック基板の製造方法 | |
| JPS582278A (ja) | 多層セラミツク基板の製造方法 | |
| JP2002118194A (ja) | フリップチップ用セラミック多層基板の製造方法 | |
| JPH0918144A (ja) | ガラスセラミック多層配線基板及びその製造方法並びにガラスセラミック多層配線基板実装構造体 | |
| JP2002368426A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| KR100801949B1 (ko) | 배선 기판의 제조 방법 | |
| JPH05183272A (ja) | 多層電子部品搭載用基板の製造方法 | |
| JP2001007453A (ja) | プリント配線基板及びその製造方法 | |
| JP2006041225A (ja) | セラミック配線板の製造方法 | |
| JPH1168326A (ja) | 多層配線基板の製造方法 | |
| JPS62125692A (ja) | グリ−ンシ−トのｖｉａ充填法 |