JPS5891654A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5891654A JPS5891654A JP56190229A JP19022981A JPS5891654A JP S5891654 A JPS5891654 A JP S5891654A JP 56190229 A JP56190229 A JP 56190229A JP 19022981 A JP19022981 A JP 19022981A JP S5891654 A JPS5891654 A JP S5891654A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding
- area
- holes
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体チップの裏面にボンディング領域を作
ることによりチップ面積の縮小を図る三次元ボンディン
グに関するものである。
ることによりチップ面積の縮小を図る三次元ボンディン
グに関するものである。
従来、ボンディング領域は半導体チップの活性領域にあ
り、チップ面積を増大させていた。しかるにチップ面積
が増大すると歩留が悪くなるという関係がある。
り、チップ面積を増大させていた。しかるにチップ面積
が増大すると歩留が悪くなるという関係がある。
この発明は上記の点に鑑みてなされたもので、半導体チ
ップの裏面にボンディング領域を作ることによりチップ
面積の縮小を図った半導体装置を提供するものである。
ップの裏面にボンディング領域を作ることによりチップ
面積の縮小を図った半導体装置を提供するものである。
以下図示実施例により、この発、明の詳細について述べ
る。第1図はこの発明の一実施例を示す断面図であり、
(1)は活性領域、(2)は裏面、(3)は活性領域(
1)と裏面(2)にあるボンディング領域(4)とを電
気的につなぐ導体を示す。42図はこの発明の活性領域
(1)と裏面(2)との接続過程を示す説明図である。
る。第1図はこの発明の一実施例を示す断面図であり、
(1)は活性領域、(2)は裏面、(3)は活性領域(
1)と裏面(2)にあるボンディング領域(4)とを電
気的につなぐ導体を示す。42図はこの発明の活性領域
(1)と裏面(2)との接続過程を示す説明図である。
エツチングにより裏面から活性領域(11へ穴を開け(
第2図ム)、裏面を酸化し穴の回りに酸化膜(5)を作
成する(第2図B)o穴に導体(3)を入れ、その上に
ボンディング領域(4)を作成する(第2図0)oまた
、導体(3)にはんだを使用することにより厚膜基板(
例えばセラミック基板)に直接ボンディングしてもよい
。第3図は本発明による半導体チップ(7)と厚膜基板
(8)をバンプ(6)により接合した場合を示す図であ
る。接合方式は第3図のような7リツプチツプ方式たけ
士なく、ワイヤボンディング法も使用してもよい。
第2図ム)、裏面を酸化し穴の回りに酸化膜(5)を作
成する(第2図B)o穴に導体(3)を入れ、その上に
ボンディング領域(4)を作成する(第2図0)oまた
、導体(3)にはんだを使用することにより厚膜基板(
例えばセラミック基板)に直接ボンディングしてもよい
。第3図は本発明による半導体チップ(7)と厚膜基板
(8)をバンプ(6)により接合した場合を示す図であ
る。接合方式は第3図のような7リツプチツプ方式たけ
士なく、ワイヤボンディング法も使用してもよい。
第1図はこの発明の一実施例を示す断面内である。第2
図ム〜0はこの発明の活性領域と裏面との接続過程を示
す説明図である。第3図は本発明による半導体チップを
厚膜基板に接合した場合の側面図である。 図中、(1)は活性領域、(2)は裏面、(3)は導体
、(4)はボンディング領域、(5)は酸化膜、(6)
はパンダ、(7)は半導体チップ、(8)は厚膜基板を
示す。 なお、各図中同一符号は同一または相当部分を示すもの
とする。 代理人為野信− 第1図 第2図 第13図
図ム〜0はこの発明の活性領域と裏面との接続過程を示
す説明図である。第3図は本発明による半導体チップを
厚膜基板に接合した場合の側面図である。 図中、(1)は活性領域、(2)は裏面、(3)は導体
、(4)はボンディング領域、(5)は酸化膜、(6)
はパンダ、(7)は半導体チップ、(8)は厚膜基板を
示す。 なお、各図中同一符号は同一または相当部分を示すもの
とする。 代理人為野信− 第1図 第2図 第13図
Claims (1)
- 半導体チップの裏面にボンディング領域を有することを
特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56190229A JPS5891654A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56190229A JPS5891654A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5891654A true JPS5891654A (ja) | 1983-05-31 |
Family
ID=16254629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56190229A Pending JPS5891654A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5891654A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5336184A (en) * | 1976-09-16 | 1978-04-04 | Seiko Epson Corp | Semiconductor integrated circuit |
-
1981
- 1981-11-26 JP JP56190229A patent/JPS5891654A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5336184A (en) * | 1976-09-16 | 1978-04-04 | Seiko Epson Corp | Semiconductor integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6178151A (ja) | 半導体装置 | |
JPS5891654A (ja) | 半導体装置 | |
JPS60150657A (ja) | レジンモ−ルド半導体装置 | |
JPS5951139B2 (ja) | 樹脂封止型半導体装置の製法 | |
JPS5851433B2 (ja) | 横形電界効果トランジスタの製造方法 | |
JP2660024B2 (ja) | 半導体装置の製造方法 | |
JPS63150931A (ja) | 半導体装置 | |
JP2753363B2 (ja) | 半導体装置 | |
JPH0529379A (ja) | 半導体装置およびそれの製造方法 | |
JPS5844593Y2 (ja) | ビ−ム・リ−ド型半導体装置 | |
JPS6380543A (ja) | 集積回路装置 | |
JPS6081852A (ja) | 半導体装置 | |
JPH04164345A (ja) | 樹脂封止半導体装置およびその製造方法 | |
JPH03205837A (ja) | 半導体装置 | |
JPH0376235A (ja) | 半導体装置 | |
JPS5787147A (en) | Semiconductor device and manufacture thereof | |
JPH06295934A (ja) | フィルムキャリアリード及びそれを用いたlsi構造 | |
JPH02122642A (ja) | 樹脂封止型半導体装置 | |
JPH0463434A (ja) | 半導体装置 | |
JPH0444233A (ja) | 半導体装置 | |
JPS58202539A (ja) | 半導体装置 | |
JPH01167043U (ja) | ||
JPS639959A (ja) | ポリシリコン高抵抗製造法 | |
JPH05102391A (ja) | 半導体集積回路装置 | |
JPH01222461A (ja) | 半導体装置の製造方法 |