JPS5890790A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5890790A
JPS5890790A JP57137137A JP13713782A JPS5890790A JP S5890790 A JPS5890790 A JP S5890790A JP 57137137 A JP57137137 A JP 57137137A JP 13713782 A JP13713782 A JP 13713782A JP S5890790 A JPS5890790 A JP S5890790A
Authority
JP
Japan
Prior art keywords
layer
semiconductor material
layers
voltage
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57137137A
Other languages
English (en)
Other versions
JPH0478028B2 (ja
Inventor
アラン・ア−ネスト・オ−ウエン
ジエラ−ル・サラベイル−ス
ピ−タ−・ジヨ−ジ・レコンバ−
ウオルタ−・イ−・スペア−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YUNIBAASHIITEI KOOTO OBU ZA UN
YUNIBAASHIITEI KOOTO OBU ZA UNIV OBU DANDEE ZA
YUNIBAASHITEII KOOTO OBU ZA YU
YUNIBAASHITEII KOOTO OBU ZA YUNIBAASHITEII OBU EJINBARA ZA
Original Assignee
YUNIBAASHIITEI KOOTO OBU ZA UN
YUNIBAASHIITEI KOOTO OBU ZA UNIV OBU DANDEE ZA
YUNIBAASHITEII KOOTO OBU ZA YU
YUNIBAASHITEII KOOTO OBU ZA YUNIBAASHITEII OBU EJINBARA ZA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YUNIBAASHIITEI KOOTO OBU ZA UN, YUNIBAASHIITEI KOOTO OBU ZA UNIV OBU DANDEE ZA, YUNIBAASHITEII KOOTO OBU ZA YU, YUNIBAASHITEII KOOTO OBU ZA YUNIBAASHITEII OBU EJINBARA ZA filed Critical YUNIBAASHIITEI KOOTO OBU ZA UN
Publication of JPS5890790A publication Critical patent/JPS5890790A/ja
Publication of JPH0478028B2 publication Critical patent/JPH0478028B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は改良された半導体装置に関するものであり、こ
の半導体装置とは適切にドープされたアモルファス半導
体材料（例えば、シリコン）の構造に基づく装置である
。本発明による装置は、とりわけ、不揮発性で電気的に
プログラム可能な装置として大きな潜在能力を持ってい
る。
本発明により、適当な電圧パルスが本装置に加えられた
時、そのコンダクタンスが高い値（オン状態）から非常
に低い値（オフ状態）へ、またその逆に電気的に急速に
変えることができ、そして電気的バイアスが除去された
時本装置の最後の「状態」（オン状態またはオフ状態）
が保持される半導体装置が得られる。
本発明による半導体装置はＰ形にドープされたアモルフ
ァス半導体材料とＮ形にドープされたアモルファス半導
体材料との重畳された層と、この重畳された層の両側に
電圧を加えるための電気的接点装置とを有する。重畳さ
れた層の中の１つは他のものよりもさらに高濃度にドー
プされている。
半導体材料としてはシリコンか好ましいが、他の半導体
材料、例えば、ｒルマニウムまたは周期律表の■族−Ｖ
族元素から成る化合物半導体を用いることもできる。
高濃度ドープ量が少ないほうの層の厚さはある臨界値を
越えてはならない。本発明による装置の典型的な実施例
では、高濃度ドープ量が少ないほうの層の厚さの最大値
は約２μｍである。
１つの層のドープ濃度力を他の層のドープ濃度の１００
倍またはそれ以上であるのが典型的な場合である。
通常は、前記層の１つがしつかりした基板の上に直接に
つ゛けられる。この基板はこの層に対する１つの電気的
接点装置となる。重畳された層は次のようにしてつくる
ことができる。まず１反応ガスの第１混合体を用いて基
板の上に適切にドープされたアモルファス　シリコンが
被着され、モして被着された第１層の厚さか要求された
厚さになった時、反応ガスの混合体が変えられ、第２層
が第１層の上に直接に被着される。＠２の電気的接点装
置がこの第２層に（例えば、導電性金属を第２層の上に
蒸着することにより）直接つけることができる、または
第２層の上にある準真性アモルファス　シリコンの第６
層なつけることができる。
本発明による装置は３層を有することができる。
すなわち、前記Ｐ形層、Ｎ形層、およびドープされてい
ない（準真性）アモルファス半導体材料（例えば、シリ
コン）の＠３層である。この準真性層（「Ｉ」層と呼ば
れる）の厚さは非常に小さく、そしてまた気相から直接
被着することによってつ（ることができる、または、こ
の、第６層は適当な絶縁体材料、例えば、二酸化シリコ
ンでつくることもできる。
より高濃度にドープされた層は１０３〜１０’ｐｐｍ（
パーツ・パーｅミリオン）の濃度範囲のＮ形不純物また
はＰ形不純物を有している。より高濃度にドープされた
層は０．１μｍ程度の厚さを有し、そして高濃度ドープ
量の少ないほうの層はこの４倍〜１０倍の厚さを有する
ことができる。
本発明のこの他の特徴により、ｍ気的にプログラム可能
で不揮発性の半導体メモリ装置は、Ｐ形にドープされた
半導体材料（例えば、シリコン）およびＮ形にドープさ
れた半導体材料（例えば、シリコン）の重畳された層と
、前記層を保持する基板と、前記層の両側に電圧を印加
するための接点装置と？有している。前記重畳された層
の１つは他の層よりも高濃度にドープされている。この
装置の電気的性質は、前記接点装置の間に十分大ぎな電
圧を加えることにより、前記層の電気抵抗値が極痛に減
少して永久的に変更される・。この電気的性質が永久的
に変更される過程をここでは「フォーミング」と呼ぶこ
とにする。
装置を「“フォーミング」するために必要な電圧は広い
範囲内で変わるが、その典型的な値は直流２０ボルト〜
３０ボルトであり、またはパルスで動作する場合にはも
つとずっと高い電圧である。
この「フォーミング」によってえられる抵抗値の減少は
１０−４の因子の程度であろう。
本発明を１例えば添付の図面を参照して、さらに説明す
る。
本発明による装置の基本構造は適切な順序で配置された
アモルファス　シリコン層である。例示のために図面に
示されている装置はアモルファスピーＮ形構造である。
（上付添字“は「高濃度にドープされた」を意味する。
）　ｐ”　−Ｎ　−１構造でも同様な電気的特性かえら
れる。（ここで。
Ｉはドープされていないアモルファス　シリコン層、ま
たは「絶縁体」層を意味する。）また、Ｎ＋　−Ｐ形構
造、またはＮ”−Ｐ−１１１１１造でも同様な電気的特
性かえられる。これらの構造と他の関連構造ないしＮ、
Ｐ、１層の構造も本発明の範囲にあるものである。
第１図に概要図が示されたｐ”−Ｎ＃装置の実施例はス
テンレス　スチール基板１の上につくられる。アモルフ
ァス　シリコンはグロー放電法によってつくられる。ま
ず、Ｐ＋層２がジボランをドープした反応ガスにより基
板１の上に被着される。
次に、Ｎ形層３がホスフィンをドープすることによりＰ
＋層上ＩＣ被ｍｇれる。他のドーパントガスやイオン打
込によるドープを用いてもよい。小さな金属接点４がＮ
形層３の上につげられる。金。
アルミニウム、またはステンレス　スチールをこの目的
のために用いることができる。
典型的な実施例では、Ｐ＋層およびＮ形層の厚さは、そ
れぞれ、約０．１５μｍおよび０．７μｍであり、そし
て小さな上部金属接点４によって定められるこの装置の
表面積を１約１０−５ｃｍ″〜１０−”　ａｍ”の範囲
内にある。層２内のドープ濃度は１０’ｐｐｍであり、
そして層３内のドープ濃度は３０　ｐｐｍである。
この形の実施例について以下に記述される特性と同等の
特性は、厚さが０．５μｍ〜１．０μｍの範囲内にある
Ｎ形層をもった構造体でも得られる。
製造直後のこの装置の電流・電圧特性が＠２図に示され
ている。曲線人および曲線Ｂは接触体１に、それぞれ、
正電圧および負電圧をかけた場合のものである。この両
方の状態において１層２゜３の合成インピーダンスは１
／グオームより犬ぎいＯ 接点１に正電圧が加えられた場合、そしてそれが一定値
（典型的には直流で２０〜６０ざルト、またはパルス条
件下ではこれよりかなり高い電圧）を越える時、電流は
大幅に増加し、そしてこの装置は第３図に示された新し
い導電状態Ｃ（エネルギ　インピーダンスは５０Ω程度
でよい）にス、インチする・ 新しい導電状態（「フォーミング」）へのこのスイッチ
ングはＰ”　−Ｎ基板に正電圧が加えられた時にのみ起
こり、そしてその後で非常に高い圧電圧または負電圧が
加えられても、前の状態を電気的に回復することはでき
ない。
「フォーミング」された装置（第４図５）は。
回路内に電流制限直列負荷抵抗器ＲＬを有することによ
り、再生可能で電気的にプログラム可能なメモリ　スイ
ッチとして機能する。
「フォーミング」されたＰ”　−Ｎ形（またはｐ　＋−
Ｎ−Ｉ形）装置について一点一点測定して得られた静的
Ｉ−Ｖ曲線が第５図に示されている。ゼロから出発して
、正バイアス電圧がこの基板に加えられる時、電流は曲
ｉＤに沿って変化する。曲線りは第６図の曲線Ｃと同じ
ものである（オン状態）。
バイアス電圧を逆方向に加えた場合には−”ＴＨＲ＝１
ｖに等しい逆閾値電圧まで、Ｉ−Ｖ曲線Ｅに沿って変化
する。装置に加えられる電圧がもしこの電圧χ超えると
、装置は新しい状態にスイッチする。この新しい状態は
Ｆで示されており、非常に犬キなインピーダンスをもっ
ている（オフ状態）。
電圧が再び逆転されて正電圧が加えられる時、インピー
ダンスは高いままであり、そして！−Ｖ曲線はＧに沿っ
て変化し、電圧が順方向閾値電圧ｖＴＨＦユ４ｖに達す
ると、この装置は中間状態Ｈ１Ｊを通ってオン状態りに
戻る。
２）１７）Ｋ態（オン状態とオフ状態）の間のサイクル
は少なくとも１０６回繰返すことが可能であり、そして
この装置の特性は少なくとも１５０℃の温度まで安定で
ある。
Ｐ”　−Ｎ形（または、Ｐ”−Ｎ−Ｉ形）装置の場合、
オフ状態からオン状態へのスイッチングは常に正電圧に
対して起こり、そしてオン状態からオフ状態へのスイッ
チングｊま接触体１に負電圧を加えなければ起こらない
。
フォーミングされた装置１０ｙｒ用いてメモリ機能を実
行するための典型的な回路が第６図に示されている。２
つの状態「０」および「１」はこの装置の可能な２つの
導電状態によって定められる。
ｒＯＪ−オン状態 「１」−オフ状態 薔込み操作。トランジスタＭ０８２によってメモリ位置
が選択された後、ｌ！６図の端子１１に２ｖ以上の負電
圧パルスが加えられる時、「１」が書込まれる。
消去動作。「１」を消去し、セしてｒＯＪ’ｌｌ書込む
場合、５ｖ以上の正電圧パルスが端子１１に加えられる
。
読出し動作◎このメモリの状態を読出すには。
この装置１０自身に加わっているバイアス電圧をトラン
ジスタＭＯＢ　２を通して測定する。この電圧は装置１
００状態、　ＭＯ＋３１　）ランジスタのインピーダン
ス、および加えられた電圧パルスの大きすによって定め
られる。
半導体メモリ装置の最も重要なパラメータの１つは薔込
み動作と消去動作の速さである。本発明によるメモリ装
置の特徴は書込みと消去の両方の速さが極めて大きいこ
とである。
第７ａ図は畜込み動作（オン→オフ）′ｌ￥示している
。この図は、大きさ”１０ｖの１個の負電圧パルス（曲
ＭＬ）すなわち％　”ＴＨＲより大きなパルスが加えら
れた時の電流゛の変化（曲線ｘ）ｂｔ示されている。こ
のパルスは、この装置の状態を読出すのに用いられる大
きさｚｌｖの他のパルスの上に重畳されるが、ずっと広
い幅を有している。
したがって、オン状態から出発して、幅１００ｎｓの電
圧共ルスによりオン状態への遷移が誘起される。すなわ
ち、いまの具体例の場合に、書込み動作が１００　ｎｓ
内で起こる。オフ状態に回って電流が最終値に達する速
さく曲＠Ｘ）は測定回路の時定数によって定まる。
第７ｂ図は、消去動作に対する同様な結果を示したもの
である。オフ状態から出発して、暢１００ｎｓの正のス
イッチング　パルス（曲、ｉＩＭ）により、オン状態へ
の転移（曲線Ｎ）が誘起される。このように、持続時間
１００ｎａのパルスによって消去動作を実行することが
できる。
第７ａ図および第７ｂ図の両方において、点線で表され
た曲線は、電流変化があまりに速くてオフシロスコープ
画面上で記録できなかった領域のものである。
電圧パルスを大きくすることにより、書込み時間および
消去時間を（少なくとも２０　ｎｓまで）短くすること
ができる。
いずれの転移のさいにも消費されるエネルギは極めて小
さく、その典型的な値は１０−”　Ｊの程度である。
第１図に示されたアモルファス　シリコン装置がメモリ
として動作している時に起きているメカニズムは完全に
は分っていないが、高濃度にドープされた層２から層３
へのキャリアの電流注入により、アモルファス層内に導
電性フィラメントができるものと思われる。アモルファ
ス層を逆電圧およびまたは逆電流によって破壊すること
が可能である。
層３の上にドープされていない層（この層の電気的性質
はアモルファス　シリコンの（ドーピングによってでは
ない）欠陥得造によって定まる）があると、装置の動作
が安定化することｙｉｌｌ−断っておく。
前記説明から１本発明による装置は極めて高速の半導体
スイッチであり、電気的にプログラム可能であり、かつ
不揮発性のランダム　アクセス′　メモリ　アレイにお
ける単一素子メモリ　セルとして用い得ることがわかる
であろう。１００　ｎｓまたはそれ以下の書込み時間お
よび消去時間および速度・電力の積（消費エネルギ）は
Ｍ０８トランジスタまたはバイポーラ　トランジスタに
基つく標準的半導体メモリと同程度であるが、　ＭＯＳ
　）ランジスタやバイポーラ　トランジスタはいずれも
電気的にプログラム可能ではなく、そして従来のトラン
ジスタ技術では、セル当り数個の素子（トランジスタ）
を必要とする。さらに、標準的半導体メモリは、電力の
供給が停止された時、その情報を保持しない、すなわち
、これらのメモリは「揮発性」である。
本発明による装置の基本的材料と基本構造は簡単であり
１例えば、第１図の基板１としてシリコン　ウェハを用
いることにより、標準的シリコンマイクロ寛子装置の中
に容易に取入れることができるＯ 単一素子で電気的に変更可能でかつ不揮発性の半導体メ
モリのこの他の例はＦＡＭＯ８装置、　ＭＮＯ８装置お
よび０ＶＯＮＩ　Ｃ装置である。ＦＡＭＯ８装置とＭＮ
ＯＳ　Ｍ置の誓込み動作および消去動作は本来遅い。そ
れはこれらの動作が電荷の注入と絶縁体層内でのその蓄
積に頼っているためである。そして電荷の漏洩が有限の
速さで常に起っているので。
電荷が無限に長く保持されるわけではない。
０ＶＯＮＩＣｌｊ置もまた非常に遅い。それは、その動
作が物質の移動と結晶成長に依存しているからである。
さら孔、これらは従来のシリコン技術では簡単には処理
できない複雑な材料を用いている。
近年の標準的技術において用いられる単結晶シリコン　
ウェハではナク、アモルファス　シリコンを用いている
ということは、この新しい装置は大面積メモリ　アレイ
にすぐに応用できることを意味する。
本発明による装置のこの他の応用例として、この新しい
装置の負抵抗％仁（負バイアス領域においてみもれる。
第５図をみよ。）は発振器のための回路素子として用い
ることに応用しうろことが考えられる。
本発明による装置を動作させるのに必要な電圧レベルは
標準的デジタル論理回路で用いられる電圧と同程度にす
ることも可能である。
アモルファス　シリコンな用いた装置について説明して
きたけれども１本発明はまたアモルファス　ゲルマニウ
ムま、こは他の同等なアモルファス材料、例えば、■−
■化合物のようなアモルファス材料で製造される構造に
も応用することができる。
【図面の簡単な説明】
第１図は本発明による装置の断面概要図。 第２図はフォーミングされていない装置の電流・電圧特
性曲線図、 第３図は「フォーミング」された装置の電流・電圧特性
曲線図。 第４図は「７オーミング」された装置を不揮発性メモリ
スイッチとして用いる時の回路図。 第５図は「７オーミング」された装置の性質を示す電流
・電圧特性曲線図。 ＠６図は「フォーミング」された装置を用いた回路図、 第７ａ図および第７ｂ図はメモリとして用いられた「フ
ォーばング」された装置に「書込み」動作および「消去
」動作をした時のパルースに対する応答図・ １　　　基板 ３．４　　アモルファス　シリコン層 １．４　電気的接点 代理人　−浅　村　　　皓 図面の浄書（内容に変更なし） ＦＩＧ、Ｉ ＦＩＧ、６ １００ｎｓ ＦＩＧ、７ｂ ＦＩＧ、７ａ 第１頁の続き ０発　明　者　ピータ−・ジョージ・レコンバイギリス
国スコツトランド・ダ ンデー・ブロウテイ・フェリ・ モーリック・ガーデンズ３５ ０発　明　者　ウオルター・イー・スペア−イギリス国
スコツトランド°デ イーディー２１エスエイチ・ ダンデー・ブラックネス・ロー ド３２３ ■出　願　人　ザ・ユニバーシイティ・コート・オブ・
ザ・ユニバーシイティ ・オブ・ダンデー イギリス国スコツトランド・デ イーディー１４エイチエヌ・ ダンデー（番地なし） 手続補正書（自発） 昭和５７年９月７日 特許庁長官殿 １、事件の表示 昭和５７年特許願第　１５７１３７　　号３、補正をす
る者 事件との関係　特許出願人 住　　所 ５、補正命令の日付 昭和　　　　年　　　　月　　　　日 ６、補正により増加する発明の数 明細書の浄書　（内容に変更なし） 手続補正書（方式） １、事件の表示 昭和ｇ７年特許願第１Δ７．Ｂ　、’号３、補正をする
者 事件との関係　特許出願人 ５、補正命令の日付 昭和よ７年Ｉ月Ｊθ日

Claims (1)

  1. 【特許請求の範囲】 ｔｉｔ　　ｐ形にドープされた半導体材料とＮ形にドー
    プされた半導体材料との重畳層（２，３）と、該重畳層
    の両側に電圧を印加するための電気的接点装置（１，４
    ）とを有し、前記Ｐ形層およびＮ形層はいずれもアモル
    ファス半導体材料であることと、前記重畳層の１つの層
    （２）が他の層（３）よりさらに高濃度にｒ−ゾされて
    いることを特徴とする半導体装置。 （２）　　特許請求の範囲第１項において、前記半導体
    材料がシリコンである半導体装置。 （３）特許請求の範囲第１項または第２項において。 高濃度ドープ量が少ないほうの層（３）の厚さ力１２μ
    ｍ以上である半導体装置。 （４）特許請求の範囲第１項〜第６項のいずれかにおい
    て、前記層の中の１つの層（２）のドープ濃度が前記層
    の層（３）のドープ濃度の１００倍またはそれ以上であ
    ることを特徴とする半導体装置。 （５）特許請求の範囲第１項〜ｍ４項のいずれかにおい
    て、事実上ドープされていないアモルファス半導体材料
    （例えば、シリコン）の第６層または準真性層または絶
    縁体材料が前記層とその電気的接点装置（４）との間の
    ドープされた層の１つ（３）につけられていることを特
    徴とする半導体装置。 （６）特ｌＦＦ請求の範囲第１項〜第５項のいずれかに
    おいて、高濃度ドープ量が少ないほうの層（３）の不純
    物濃度が数１０　ｐＩ）ｍのｍ度であることと、高濃度
    ドープ量が多いほうの層（２）の不純＠濃度が１１０４
    ｐｐの程度であることとｔ特徴とする半導体装置。 （７）特許請求の範囲第６項において、高＊ｆドーゾ量
    の多いほうの層（２）の厚さが０．１μｍ〜０．２μｍ
    の範囲内にあることと、高濃度ドープ量が少ないほうの
    層（３）の厚さが前記厚さの４倍〜１０倍あることを特
    徴とする半導体装置。 （８）　　特許請求の範囲第１項〜第７項のいずれかに
    おいて、前記装置の電流と直角方向の横断面積が１０″
    −５ｃＩＬ２〜１Ｏ−２ｃＩＩＬ２の範囲内にあること
    を特徴とする半導体装置。 （９）Ｐ形にドープされた半導体材料とＮ形にドープさ
    れた半導体材料との重畳された層と、前記層を保持する
    基板と、前記層に電圧を加えるための接点装置とを有し
    、前記層のいずれもがアモルファス半導体材料でできて
    いることと、前記層の１つが他方の層よりもさらに高濃
    度にドープされていることと、前記装置の電気的性質が
    前記接点装置間に十分に大きな電圧を加えることにより
    前記層の電気抵抗値が極痛に小さくなって永久的に変更
    されることを特徴とする電気的にプログラム可能な不揮
    発性半導体メモリ装置。 Ｉｌｌ　　％許請求の範囲第９項において、前記半導体
    材料がシリコンである電気的にプログラム可能なメモリ
    装置。 ０υ　特許請求の範囲第９項または第１０項において、
    「フォーミング」電圧を加えることによ、つて得られろ
    抵抗値の減少が少なくとも１０−３．０因子の程度であ
    ることを特徴とする電気的にプログラム可能なメ′モリ
    装置。 α渇　特許請求の範囲＠９項、第１０項または第１１項
    のいずれかにおいて、電気的性質がアモルファス　シリ
    コンの欠陥構造によって決定されているアモルファス半
    導体材料の薄層が高濃度ドープ量が少ないほうの層（３
    ）とその電気的接点装置（４）との間に配置されている
    ことを特徴とする電気的にプログラム可能なメモリ装置
    。
JP57137137A 1981-08-07 1982-08-06 半導体装置 Granted JPS5890790A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8124248 1981-08-07
GB8124248 1981-08-07

Publications (2)

Publication Number Publication Date
JPS5890790A true JPS5890790A (ja) 1983-05-30
JPH0478028B2 JPH0478028B2 (ja) 1992-12-10

Family

ID=10523794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57137137A Granted JPS5890790A (ja) 1981-08-07 1982-08-06 半導体装置

Country Status (4)

Country Link
US (1) US4684972A (ja)
EP (1) EP0072221B1 (ja)
JP (1) JPS5890790A (ja)
DE (1) DE3277665D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012505551A (ja) * 2008-10-08 2012-03-01 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン 調整可能な抵抗を備えたシリコン系ナノスケール抵抗素子
US9520557B2 (en) 2008-10-20 2016-12-13 The Regents Of The University Of Michigan Silicon based nanoscale crossbar memory

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188578A (ja) * 1984-10-08 1986-05-06 Nec Corp 非線形素子
US4876668A (en) * 1985-07-31 1989-10-24 California Institute Of Technology Thin film memory matrix using amorphous and high resistive layers
US4882611A (en) * 1988-07-21 1989-11-21 Zoran Corporation Double layer voltage-programmable device and method of manufacturing same
US5312684A (en) * 1991-05-02 1994-05-17 Dow Corning Corporation Threshold switching device
US5323377A (en) * 1992-11-27 1994-06-21 Chen Zhi Q Electrical data recording and retrieval based on impedance variation
JPH08250609A (ja) * 1995-03-13 1996-09-27 Toshiba Corp 半導体記憶装置及びその使用方法
NO304956B1 (no) * 1997-07-22 1999-03-08 Opticom As Elektrodeanordning uten og med et funksjonselement, samt en elektrodeinnretning dannet av elektrodeanordninger med funksjonselement og anvendelser derav
US8203154B2 (en) * 2001-10-16 2012-06-19 Alliance For Sustainable Energy, Llc Stacked switchable element and diode combination with a low breakdown switchable element
KR100818271B1 (ko) * 2006-06-27 2008-03-31 삼성전자주식회사 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
US10134985B2 (en) * 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
JP5981424B2 (ja) 2010-06-11 2016-08-31 クロスバー， インコーポレイテッドＣｒｏｓｓｂａｒ， Ｉｎｃ． メモリー素子に関する柱状構造及び方法
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5464981A (en) * 1977-10-12 1979-05-25 Energy Conversion Devices Inc High temperature amorphous semiconductor member and method of producing same
JPS54109762A (en) * 1978-02-16 1979-08-28 Sony Corp Semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1231824B (de) * 1964-07-04 1967-01-05 Danfoss As Kontaktanordnung fuer ein elektronisches Festkoerperschaltelement und Verfahren zu seiner Herstellung
US3571672A (en) * 1968-04-11 1971-03-23 Energy Conversion Devices Inc Switching device including silicon and carbon
US3571670A (en) * 1968-04-11 1971-03-23 Energy Conversion Devices Inc tching device including boron and silicon, carbon or the like
US3796931A (en) * 1969-09-27 1974-03-12 Licentia Gmbh P-n junction semiconductor device provided with an insulating layer having two stable resistance states
US3571873A (en) * 1970-02-16 1971-03-23 Df Ets Arrangement of two or more automatically operating punching machines in form of a cooperating machine set
FR2095305B1 (ja) * 1970-06-17 1976-03-19 Ibm
US3740620A (en) * 1971-06-22 1973-06-19 Ibm Storage system having heterojunction-homojunction devices
US3758797A (en) * 1971-07-07 1973-09-11 Signetics Corp Solid state bistable switching device and method
FR2152403B1 (ja) * 1971-09-10 1977-01-28 Commissariat Energie Atomique
US3761896A (en) * 1972-04-18 1973-09-25 Ibm Memory array of cells containing bistable switchable resistors
US4064521A (en) * 1975-07-28 1977-12-20 Rca Corporation Semiconductor device having a body of amorphous silicon
US4177474A (en) * 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. High temperature amorphous semiconductor member and method of making the same
US4203123A (en) * 1977-12-12 1980-05-13 Burroughs Corporation Thin film memory device employing amorphous semiconductor materials
US4226898A (en) * 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
GB2034518B (en) * 1978-10-18 1983-06-29 Westinghouse Electric Corp Light activated p-i-n switch
US4226643A (en) * 1979-07-16 1980-10-07 Rca Corporation Method of enhancing the electronic properties of an undoped and/or N-type hydrogenated amorphous silicon film
DE3036869C2 (de) * 1979-10-01 1985-09-05 Hitachi, Ltd., Tokio/Tokyo Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
IL61671A (en) * 1979-12-13 1984-04-30 Energy Conversion Devices Inc Diode and rom or eeprom devices using it
US4464415A (en) * 1980-03-03 1984-08-07 Shunpei Yamazaki Photoelectric conversion semiconductor manufacturing method
JPH113296A (ja) * 1997-06-12 1999-01-06 Matsushita Electric Ind Co Ltd メディア変換システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5464981A (en) * 1977-10-12 1979-05-25 Energy Conversion Devices Inc High temperature amorphous semiconductor member and method of producing same
JPS54109762A (en) * 1978-02-16 1979-08-28 Sony Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012505551A (ja) * 2008-10-08 2012-03-01 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン 調整可能な抵抗を備えたシリコン系ナノスケール抵抗素子
US9520557B2 (en) 2008-10-20 2016-12-13 The Regents Of The University Of Michigan Silicon based nanoscale crossbar memory

Also Published As

Publication number Publication date
EP0072221B1 (en) 1987-11-11
DE3277665D1 (en) 1987-12-17
US4684972A (en) 1987-08-04
EP0072221A3 (en) 1984-08-01
EP0072221A2 (en) 1983-02-16
JPH0478028B2 (ja) 1992-12-10

Similar Documents

Publication Publication Date Title
JPS5890790A (ja) 半導体装置
US11706929B2 (en) Memory cells
JP5813840B2 (ja) 半導体装置
US10134985B2 (en) Non-volatile solid state resistive switching devices
US5534711A (en) Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US7221579B2 (en) Method and structure for high performance phase change memory
US7933139B2 (en) One-transistor, one-resistor, one-capacitor phase change memory
JP5823707B2 (ja) 半導体装置
US6013950A (en) Semiconductor diode with external field modulation
EP0694214B1 (en) Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
JPH09510039A (ja) 不揮発性メモリトランジスタを有する半導体メモリ
US7482621B2 (en) Rewritable nano-surface organic electrical bistable devices
TW201230034A (en) Semiconductor memory device and driving method thereof
US20080113464A1 (en) Asymmetric chalcogenide device
EP0744777B1 (en) Nonlinear element and bistable memory device
US4057821A (en) Non-volatile semiconductor memory device
US10665593B2 (en) Memory cells having a controlled conductivity region
GB2362990A (en) Memory device having p- and n-channel ferroelectric transistors
US8324068B2 (en) Nonvolatile memory and fabrication method thereof
JP2014195111A (ja) 不揮発性抵抗変化素子
JPS6365674A (ja) 半導体不揮発性ｒａｍ
JPS5845114B2 (ja) ハンドウタイキオクソウチ
CN114220866A (zh) 基于电荷注入机制的存储器及其制备方法
JP2807212B2 (ja) 非線形素子および双安定メモリ装置
JPH04111471A (ja) 薄膜トランジスタメモリ