CN114220866A - 基于电荷注入机制的存储器及其制备方法 - Google Patents

基于电荷注入机制的存储器及其制备方法 Download PDF

Info

Publication number
CN114220866A
CN114220866A CN202111390930.9A CN202111390930A CN114220866A CN 114220866 A CN114220866 A CN 114220866A CN 202111390930 A CN202111390930 A CN 202111390930A CN 114220866 A CN114220866 A CN 114220866A
Authority
CN
China
Prior art keywords
layer
control gate
substrate
charge storage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111390930.9A
Other languages
English (en)
Inventor
陈旭东
鲁统部
张志成
李媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University of Technology
Original Assignee
Tianjin University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University of Technology filed Critical Tianjin University of Technology
Priority to CN202111390930.9A priority Critical patent/CN114220866A/zh
Publication of CN114220866A publication Critical patent/CN114220866A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7882—Programmable transistors with only two possible levels of programmation charging by injection of carriers through a conductive insulator, e.g. Poole-Frankel conduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种基于电荷注入机制的存储器及其制备方法，可应用于存储器技术领域。本发明存储器包括：衬底；控制栅层，所述控制栅层包括硒化钨，其位于所述衬底之上，所述控制栅层的第一端上面设有栅极电极，用于连接外部施加电压；阈值开关层，所述阈值开关层包括具有阈值转换特性的氧化石墨炔，其的第一端位于所述衬底之上，第二端位于所述控制栅层的第一端之上；电荷存储层，所述电荷存储层包括硫化钼，其位于所述阈值开关层之上；阻挡层，其位于所述电荷存储层之上；沟道层，其位于所述阻挡层之上，所述沟道层的第一端上面设有源极电极，所述沟道层的第二端上面设有漏极电极。本发明能实现超快写入或擦除操作。

Description

基于电荷注入机制的存储器及其制备方法
技术领域
本发明涉及存储器技术领域，尤其是一种基于电荷注入机制的存储器及其制备方法。
背景技术
相关技术中，包含随机存取存储器(RAM)和闪存(Flash)在内的存储器技术的不断革新促进了信息时代的飞速发展。而随着大数据时代的发展，数据呈现指数式***增加。目前商用的主流硅基存储器存在运行速度慢、存储容量低、结构复杂和能耗高等缺点，从而无法满足大数据存取的需求。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种基于电荷注入机制的存储器及其制备方法，能够实现超快注入，达到高速低功耗非易失性存储的功能。
一方面，本发明实施例提供了一种基于电荷注入机制的存储器，包括：
衬底；
控制栅层，所述控制栅层包括硒化钨，所述控制栅层位于所述衬底之上，所述控制栅层的第一端上面设有栅极电极，用于连接外部施加电压；
阈值开关层，所述阈值开关层包括具有阈值转换特性的氧化石墨炔，所述阈值开关层的第一端位于所述衬底之上，所述阈值开关层的第二端位于所述控制栅层的第一端之上；
电荷存储层，所述电荷存储层包括硫化钼，所述电荷存储层位于所述阈值开关层之上；
阻挡层，所述阻挡层位于所述电荷存储层之上；
沟道层，所述沟道层位于所述阻挡层之上，所述沟道层的第一端上面设有源极电极，所述沟道层的第二端上面设有漏极电极。
本实施例提供的一种基于电荷注入机制的存储器，具有如下有益效果：
本实施例在衬底上依次堆叠控制栅层、阈值开关层、电荷存储层、阻挡层和沟道层，同时阈值开关层的第一端位于衬底之上，阈值开关层的第二端位于控制栅层的第一端之上，并在控制栅层的第一端上面设置用于连接外部施加电压的栅极电极，以及在沟道层上面设置源极电极和漏极电极，以通过具有阈值转换特性的氧化石墨炔连接控制栅和电荷存储层，实现低压超快非易失性存储，同时实现电荷直接注入电荷存储层的特性，从而实现超快写入或擦除操作。
在一些实施例中，所述沟道层包括硫化钼。
在一些实施例中，所述衬底包括硅衬底。
在一些实施例中，所述阻挡层包括氮化硼。
在一些实施例中，所述栅极电极、所述源极电极和所述漏极电极包括铬和金材料。
另一方面，本发明实施例提供了一种基于电荷注入机制的存储器的制备方法，包括以下步骤：
采用臭氧处理石墨炔薄膜，得到氧化石墨炔作为阈值开关层；
采用机械剥离方式制得电荷存储层、沟道层、阻挡层和包含硒化钨的控制栅层；
将所述控制栅层、所述阈值开关层、所述电荷存储层、所述阻挡层和所述沟道层依次堆叠到衬底上；
采用光刻方式和热蒸镀方式在所述控制栅层上面制备栅极电极、在所述沟道层上面分别制备源极电极和漏极电极；
其中，所述控制栅层和所述电荷存储层通过具有阈值转换特性的氧化石墨炔连接。
在一些实施例中，所述将所述控制栅层、所述阈值开关层、所述电荷存储层、所述阻挡层和所述沟道层依次堆叠到衬底上，包括：
采用范德瓦尔斯堆垛方式将所述控制栅层、所述阈值开关层、所述电荷存储层、所述阻挡层和所述沟道层依次堆叠到衬底上。
在一些实施例中，所述采用光刻方式和热蒸镀方式在所述控制栅层上面制备栅极电极、在所述沟道层上面分别制备源极电极和漏极电极，包括：
采用光刻方式和热蒸镀方式在所述控制栅层上面制备由铬和金材料组成的电极作为栅极电极、在所述沟道层上面分别制备由铬和金材料组成的电极作为源极电极和漏极电极。
在一些实施例中，所述沟道层包括硫化钼。
在一些实施例中，所述阻挡层包括氮化硼。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
下面结合附图和实施例对本发明做进一步的说明，其中：
图1为本发明实施例的一种基于电荷注入机制的存储器的结构示意图；
图2为本发明实施例的一种基于电荷注入机制的存储器的制备方法流程图；
图3为本发明实施例的对正电压段2a的流-电压曲线图；
图4为本发明实施例的对负电压段2b的流-电压曲线图；
图5为本发明实施例的写擦能力测试图；
图6为本发明实施例的读取速度的测试图；
图7为本发明实施例的耐久性测试图；
图8为本发明实施例的稳定性测试图；
图9为本发明实施例在控制栅端施加纳秒级负脉冲电压时的机理示意图；
图10为本发明实施例在撤去负电压脉冲后的机理示意图；
图11为本发明实施例在控制栅上施加对称纳秒级正电压时的机理示意图；
图12为本发明实施例在撤去正电压脉冲后的机理示意图；
图13为本发明实施例在温度范围内的鲁棒特性图；
图14为本发明实施例在放置天数范围内的鲁棒特性图；
图15为本发明实施例的多位存储能力测试图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个以上，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
本发明的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
目前，商用的主流硅基存储器存在运行速度慢、存储容量低、结构复杂和能耗高等缺点，不利于后摩尔时代下新型低能耗芯片的发展，因此，急需一种集超快响应、超低电压、超长保留、超高容量和超低能耗的处理器和存储器来满足日益增长的数据需求。
相关技术中，基于二维材料的阻变开关存储器受到了研究者们的广泛研究。基于阈值转换的阻变存储器由于其快速开关、高开关比等优异特性广泛应用于易失性存储和短时程可塑性人工突触领域。基于阈值转换的存储器，其工作机制在于：在电场的作用下，驱使离子在阈值特性材料内形成导电通路，在切断电源后迅速回到初态，因而可实现快速切换的过程。因此，选取易于形成氧空位和缺陷空位的材料有利于导电细丝的形成，从而利于实现阈值切换。
范德瓦尔斯堆垛为构建多功能异质结提供了极大的便利，也为开发新型超快低功耗的存储器提供了一种策略。基于范德瓦尔斯堆垛的浮栅存储器可以实现超快非易失性存储，由于层与层之间原子锐利的界面，使其可以实现基于Fowler–Nordheim隧穿机制的超快隧穿，打破了“存储墙”的限制。然而，传统的浮栅存储器往往需要较高的工作电压(几十伏)，这使得基于Fowler–Nordheim隧穿机制的存储器件将消耗更大的能量，同时限制了其在互补金属氧化物半导体(CMOS)中的应用。为了突破Fowler–Nordheim隧穿机制的局限性，急需需要设计一种新型的器件结构来实现低电压下电荷的超快注入。
基于此，参照图1，本发明实施例提供了一种基于电荷注入机制的存储器，包括衬底110、控制栅层120、阈值开关层130、电荷存储层140、阻挡层150和沟道层160。具体地，衬底110可以采用硅衬底。控制栅层120包括硒化钨WSe2，硒化钨WSe2位于衬底110之上，其中，控制栅层120的第一端上面设有栅极电极170，用于连接外部施加电压；阈值开关层130包括具有阈值转换特性的氧化石墨炔GDYO，氧化石墨炔GDYO作为已知阈值特性材料，其第一端位于衬底110之上，第二端位于控制栅层120的第一端之上；控制栅层120和电荷存储层140通过具有阈值转换特性的氧化石墨炔连接，实现电荷直接注入电荷存储层140的超快写入或擦除操作，从而实现低压超快非易失性存储。电荷存储层140包括硫化钼MoS2，其位于阈值开关层130之上；阻挡层150位于电荷存储层140之上；沟道层160位于阻挡层150之上，其中，沟道层160的第一端上面设有源极电极180，沟道层160的第二端上面设有漏极电极190。栅极电极170、源极电极180和漏极电极190均由铬和金材料组成电极。其中，铬Cr为5nm的铬，金Au为50nm金。
在本实施例中，沟道层也包括硫化钼MoS2，阻挡层包括氮化硼hBN。底部硫化钼MoS2组成的电荷存储层位于阈值开关层上面，用于存储来自硒化钨WSe2组成的控制栅注入的电荷。氮化硼hBN组成的阻挡层位于电荷存储层和沟道层之间，用于阻挡电荷存储层上的电荷注入到顶部硫化钼MoS2组成的沟道层内。顶部硫化钼MoS2组成的沟道层位于氮化硼hBN上，受到底部硫化钼MoS2中存储的电荷的影响，呈现不同的电导态。
本实施例的存储器，利用阈值开关层RS连接一个控制栅和一个电荷存储层，来实现低压超快非易失性存储。阈值开关层允许控制栅层直接向电荷存储层注入电荷，以进行超快写入/擦除操作，约20ns即可完成写入/擦除操作；注入的电荷被限制在电荷存储层中，也可以理解为限制在浮栅中，可长期保留，可保留约10年。特别地，与传统浮栅存储器相比，本实施例的存储器可采用低电压(约2V)来驱动，可实现10fJ的超低能耗。此外，高开/关比(107)和纳秒级操作速度使得该存储器能够在几纳秒写入脉冲下实现3-bit存储，满足了对超高速、超长保留、超高容量和超低能耗的要求。
在本实施例中，石墨炔具有丰富的π电子和固有的缺陷，可作为一种新型的阈值转换特性材料，通过臭氧的处理手段可增加石墨炔表面的氧空位浓度，进而可通过电诱导形成氧空位及缺陷空位的导电通路，可实现阈值型切换。
基于此，如图2所示，本发明实施例提供了一种基于电荷注入机制的存储器的制备方法，包括以下步骤：
S210、采用臭氧处理石墨炔薄膜，得到氧化石墨炔作为阈值开关层；
S220、采用机械剥离方式制得电荷存储层、沟道层、阻挡层和包含硒化钨的控制栅层；
S230、将控制栅层、阈值开关层、电荷存储层、阻挡层和沟道层依次堆叠到衬底上，其中，控制栅层和电荷存储层通过具有阈值转换特性的氧化石墨炔连接。具体地，可采用采用范德瓦尔斯堆垛方式将控制栅层、阈值开关层、电荷存储层、阻挡层和沟道层依次堆叠到衬底上。电荷存储层和沟道层均包括硫化钼，阻挡层包括氮化硼。
S240、采用光刻方式和热蒸镀方式在控制栅层上面制备栅极电极、在沟道层上面分别制备源极电极和漏极电极。具体地，栅极电极、源极电极和漏极电极均由铬和金材料组成。其中，铬Cr为5nm的铬，金Au为50nm金。
在本实施例中，由于目前的Fowler–Nordheim隧穿机制的存储器，采用能带倾斜隧穿机制，因而需要的操作电压比较大。与目前的隧穿机制的存储器相比，本实施例采用电荷直接注入机制的存储器具有操作电压低、能耗低等优势。
针对图3所制备的存储器，本实施例通过以下方式进行实验：
通过在控制栅上施加-2V(20ns)/2V(20ns)的电压脉冲，即输入20ns的-2V后输入20ns的2V，以研究器件的写入/擦除能力，同时检测输入脉冲和输出脉冲之间的延迟时间，来衡量器件的读取速度。
通过在控制栅上循环施加-2V(20ns)和2V(20ns)的电压脉冲，即循环输入-2V和2V的电压20ns，以探究器件的循环耐久性，通过在控制栅上输入-2V/2V(20ns)的电压脉冲，并采用源漏电压0.1V去读出器件的电流状态来探究器件的稳定性。
通过改变器件所处的环境温度并检测器件源漏电流状态变化来探究器件对温度依赖的稳定性，通过改变控制栅输入电压探究器件的多位存储的能力。
通过探究阈值开关层厚度与器件的写擦性能的关系，将阈值开关层的厚度控制在10nm左右，使器件呈现出最佳的性能；环境温度设置在220K-350K的范围内来探究器件的温度稳定性；采用图案化的阈值转换特性材料层，减小大面积阈值开关层对器件电学性能的干扰。
总体而言，本实施例所提供的基于电荷直接注入机制的高速非易失性存储器，与现有的浮栅存储器相比，有如下优势：
第一、传统的浮栅存储器采用的是F-N隧穿机制，由于实现能带倾斜电荷注入的过程需要较大的电压，因而会产生较大的能量消耗。本实施例采用的是基于电荷直接注入机制，因此所使用的电压小，可显著降低能耗；
第二、传统的浮栅存储器的隧穿介质层往往采用高介电常数的材料，这就导致了电荷注入的势垒大。本发明采用的是阈值开关层中氧空位和缺陷空位所形成的导电通路，因而开关速度快、响应能力强。
在另一些实施例中，通过以下方式对本实施例提供的存储器进行多个方面的性能测试：
图3和图4本实施例存储器的硒化钨/氧化石墨炔/二硫化钼阈值阻变开关的电流-电压曲线。从图3的对正电压段2a和图4对负电压段2b进行电流-电压(I-V)扫描可知，本实施例的器件具有阈值转换的特性，同时在±1V处陡直的I-V曲线表面器件具有极快的切换速度。
图5为本实施例存储器的写擦能力测试图。从图5可知，通过在控制栅上分别施加-2V(20ns)和2V(20ns)的电压脉冲，本实施例的存储器可分别切换到关态和开态，表明了该存储器具有纳秒级写擦能力。
图6为本实施例存储器的读取速度的测试图。从图6可知，本实施例通过循环施加脉宽20ns、脉冲间隔200ns的脉冲组，并同时检测输入脉冲和输出脉冲。从图6中可得，输入信号和输出信号延迟极短，表明器件具有极快的响应速度。
图7为本实施例存储器的耐久性测试。本实施例通过循环施加-2V(20ns)和2V(20ns)1000次，监测电流态的变化。从图7中得知，开关态电流几乎没有明显变化，表明器件具有很好的耐久性。
图8为本实施例存储器的稳定性测试。本实施例通过施加-2V/2V(20ns)的电压脉冲后，在源漏电压0.1V下监测电流的变化。从图8中可知，开关态电流无明显变化，表明器件具有良好的稳定性。
图9、图10、图11和图12为该本实施例存储器的机理解释。在控制栅端施加纳秒级负脉冲电压时，阈值开关层氧化石墨炔转换为导通态，电子经硒化钨注入到底部硫化钼中，如图9所示；在撤去电压脉冲后，阈值开关层氧化石墨炔切换为关态，此时进入到底部二硫化钼中的电子储存在其中，顶部二硫化钼沟道被耗尽，此时器件呈现为关态(写入过程)，如图10所示；相反，在控制栅上施加对称纳秒级正电压时，储存在底部二硫化钼中的电子经阈值开关层回到硒化钨中完成擦除过程，如图11所示；撤去电压脉冲后，二硫化钼沟道回归初始状态，如图12所示。
图13和图14为本实施例存储器的鲁棒特性。由图13所示的在220K-350K的温度范围内的测试器件的开态和关态，以及图14所示的在放置0-60天的条件下测试器件的开态和关态可知，器件具有较好的鲁棒性。
图15为本实施例存储器的多位存储能力测试。从图15可知，通过在控制栅上施加不同的脉冲电压，呈现出8个不同的电流水平，表明其多位存储的能力。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。此外，在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。

Claims (10)

1.一种基于电荷注入机制的存储器，其特征在于，包括：
衬底；
控制栅层，所述控制栅层包括硒化钨，所述控制栅层位于所述衬底之上，所述控制栅层的第一端上面设有栅极电极，用于连接外部施加电压；
阈值开关层，所述阈值开关层包括具有阈值转换特性的氧化石墨炔，所述阈值开关层的第一端位于所述衬底之上，所述阈值开关层的第二端位于所述控制栅层的第一端之上；
电荷存储层，所述电荷存储层包括硫化钼，所述电荷存储层位于所述阈值开关层之上；
阻挡层，所述阻挡层位于所述电荷存储层之上；
沟道层，所述沟道层位于所述阻挡层之上，所述沟道层的第一端上面设有源极电极，所述沟道层的第二端上面设有漏极电极。
2.根据权利要求1所述的一种基于电荷注入机制的存储器，其特征在于，所述沟道层包括硫化钼。
3.根据权利要求1所述的一种基于电荷注入机制的存储器，其特征在于，所述衬底包括硅衬底。
4.根据权利要求1所述的一种基于电荷注入机制的存储器，其特征在于，所述阻挡层包括氮化硼。
5.根据权利要求1所述的一种基于电荷注入机制的存储器，其特征在于，所述栅极电极、所述源极电极和所述漏极电极包括铬和金材料。
6.一种基于电荷注入机制的存储器的制备方法，其特征在于，包括以下步骤：
采用臭氧处理石墨炔薄膜，得到氧化石墨炔作为阈值开关层；
采用机械剥离方式制得电荷存储层、沟道层、阻挡层和包含硒化钨的控制栅层；
将所述控制栅层、所述阈值开关层、所述电荷存储层、所述阻挡层和所述沟道层依次堆叠到衬底上；
采用光刻方式和热蒸镀方式在所述控制栅层上面制备栅极电极、在所述沟道层上面分别制备源极电极和漏极电极；
其中，所述控制栅层和所述电荷存储层通过具有阈值转换特性的氧化石墨炔连接。
7.根据权利要求6所述的一种基于电荷注入机制的存储器的制备方法，其特征在于，所述将所述控制栅层、所述阈值开关层、所述电荷存储层、所述阻挡层和所述沟道层依次堆叠到衬底上，包括：
采用范德瓦尔斯堆垛方式将所述控制栅层、所述阈值开关层、所述电荷存储层、所述阻挡层和所述沟道层依次堆叠到衬底上。
8.根据权利要求6所述的一种基于电荷注入机制的存储器的制备方法，其特征在于，所述采用光刻方式和热蒸镀方式在所述控制栅层上面制备栅极电极、在所述沟道层上面分别制备源极电极和漏极电极，包括：
采用光刻方式和热蒸镀方式在所述控制栅层上面制备由铬和金材料组成的电极作为栅极电极、在所述沟道层上面分别制备由铬和金材料组成的电极作为源极电极和漏极电极。
9.根据权利要求6所述的一种基于电荷注入机制的存储器的制备方法，其特征在于，所述沟道层包括硫化钼。
10.根据权利要求6所述的一种基于电荷注入机制的存储器的制备方法，其特征在于，所述阻挡层包括氮化硼。
CN202111390930.9A 2021-11-23 2021-11-23 基于电荷注入机制的存储器及其制备方法 Pending CN114220866A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111390930.9A CN114220866A (zh) 2021-11-23 2021-11-23 基于电荷注入机制的存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111390930.9A CN114220866A (zh) 2021-11-23 2021-11-23 基于电荷注入机制的存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN114220866A true CN114220866A (zh) 2022-03-22

Family

ID=80697826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111390930.9A Pending CN114220866A (zh) 2021-11-23 2021-11-23 基于电荷注入机制的存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN114220866A (zh)

Similar Documents

Publication Publication Date Title
US7372065B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
CN100502010C (zh) 利用具有分级电阻变化的多层的存储器件
US6927411B2 (en) Programmable structure, an array including the structure, and methods of forming the same
US7778063B2 (en) Non-volatile resistance switching memories and methods of making same
CN100511683C (zh) 混合多位型非易失性存储器件及其操作方法
US20080272360A1 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US20080001137A1 (en) Optimized solid electrolyte for programmable metallization cell devices and structures
JPS5890790A (ja) 半導体装置
US20080007988A1 (en) Non-volatile memory device including variable resistance material and method of fabricating the same
US20060157802A1 (en) Electric device using sold electrolyte
CN101170132A (zh) 可更改的栅堆存储元件
Akinaga Recent advances and future prospects in functional-oxide nanoelectronics: the emerging materials and novel functionalities that are accelerating semiconductor device research and development
CN1790719A (zh) 包括一电阻器和一晶体管的非易失存储器件
CN102282673A (zh) 用于透明电子装置的透明存储器
US20080106929A1 (en) Electrochemical memory with heater
Orak et al. Memristive behavior in a junctionless flash memory cell
Elahi et al. Robust approach towards wearable power efficient transistors with low subthreshold swing
Chen et al. Analog synaptic behaviors in carbon-based self-selective RRAM for in-memory supervised learning
CN111081870B (zh) 基于铁电隧道结的阻变存储器及其数据写入方法
CN114220866A (zh) 基于电荷注入机制的存储器及其制备方法
US7636251B2 (en) Methods of operating a non-volatile memory device
KR101433273B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US8987701B2 (en) Phase transition memories and transistors
Karmakar Quantum dot gate non-volatile memory as single level cell (SLC), multi-level cell (MLC) and triple level cell (TLC)
KR101482723B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination