JPS5887634A - 処理順序管理方式 - Google Patents
処理順序管理方式Info
- Publication number
- JPS5887634A JPS5887634A JP56186511A JP18651181A JPS5887634A JP S5887634 A JPS5887634 A JP S5887634A JP 56186511 A JP56186511 A JP 56186511A JP 18651181 A JP18651181 A JP 18651181A JP S5887634 A JPS5887634 A JP S5887634A
- Authority
- JP
- Japan
- Prior art keywords
- address
- program
- task
- control block
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はグ調グツムのＴＡＳＫスケジェールを管理する
処ｍｓ序管理方式に関するＯ 複数のプログラムの実行を、タスク（ＴＡＳＫ）の概、
ｔＫようて管理するタスク管理方式が広く知られている
。従来のタスクスケジ一−ル管理方式は、プログラムに
対応するタスク制御ブロック（ＴＣＢ）１−設け、こ０
ＴＣＨに基づいてタスクのスケジェール（待ち行列）ｆ
管理する。従来の管理方式を図によりて説明する６＠１
図は従来方式の説明図であり、１＊ Ｌ ３＊
４Ｆｉタスク制御ブロツク（ＴＣＢ）、Ａ１．Ａ自＠
Ａｍ ＠ Ａｍけプログラムの配置アドレス、Ｅ、Ｈは
欄、Ｌｌ、Ｌ雪Ｌ・、Ｌ番はりンク橢、Ｐ＊ｅ Ｐ＠
＝ Ｐ＊−Ｐ番はプログラム、ＱＴＦｉキエーターミナ
ル、Ｓｌ。
処ｍｓ序管理方式に関するＯ 複数のプログラムの実行を、タスク（ＴＡＳＫ）の概、
ｔＫようて管理するタスク管理方式が広く知られている
。従来のタスクスケジ一−ル管理方式は、プログラムに
対応するタスク制御ブロック（ＴＣＢ）１−設け、こ０
ＴＣＨに基づいてタスクのスケジェール（待ち行列）ｆ
管理する。従来の管理方式を図によりて説明する６＠１
図は従来方式の説明図であり、１＊ Ｌ ３＊
４Ｆｉタスク制御ブロツク（ＴＣＢ）、Ａ１．Ａ自＠
Ａｍ ＠ Ａｍけプログラムの配置アドレス、Ｅ、Ｈは
欄、Ｌｌ、Ｌ雪Ｌ・、Ｌ番はりンク橢、Ｐ＊ｅ Ｐ＠
＝ Ｐ＊−Ｐ番はプログラム、ＱＴＦｉキエーターミナ
ル、Ｓｌ。
８審５８１１８４はステータス情報、Ｔ亀、Ｔ曾Ｔ＝−
７４はＴＣＢの７）’しｘｆあルｏ譲１１１ＪＣおいて
、ＴＣＢＩ〜３には、プログラムＰ＊〜Ｐ−の配置アド
レスＡｌ〜Ａｓと、ステータス情報８１〜Ｓａとが書込
まれており、また各’Ｉ’ＣＢ１及び２のりンク欄Ｌａ
及びり、には、それぞれ次Ｋｌ！行さするべきプログラ
ム対応ＴＣＨのアドレス（ＴＩ、丁ａ）が書込オれてり
ンクさ釣ている・キューテーブルＱＴの＊ＨＫは、最初
Ｋｍ行される先願タスクの制御ブロック［’ＣＢ１）の
アドレスＴＩが格納され、ｔた欄′ＥＫは最終タスクの
制御ブロック（ＴＣＢ３）のアドレスＴｓが格納されて
いる。従うてＴＣＢけ、ＴＣＢｌからＴＣＢ３へＯ順序
で採り上けられ、この順序でプログラムＰ１〜Ｐａが嘴
行されるととになる。さて、仁のような状！ＩＩにおい
て新たにタスクが発生した場合（換言すわば奥行さるべ
きプログラムＰａｔ生じたとき）、ＴＣＢ４を前記ＴＣ
Ｂりンクに挿入する必要があり、これには次の処理手ｌ
１ＩＩｔ必要とする０ ■ 最終ＴＣＢ ３０りンク橢Ｌ・に、ＴＣＢ４のアド
レスＴ４Ｖｒ書込む・ ■ キエーター２ナルＱＴＯ欄ＥのアドレスＴ・をアド
レスＴ４に書き替える。
７４はＴＣＢの７）’しｘｆあルｏ譲１１１ＪＣおいて
、ＴＣＢＩ〜３には、プログラムＰ＊〜Ｐ−の配置アド
レスＡｌ〜Ａｓと、ステータス情報８１〜Ｓａとが書込
まれており、また各’Ｉ’ＣＢ１及び２のりンク欄Ｌａ
及びり、には、それぞれ次Ｋｌ！行さするべきプログラ
ム対応ＴＣＨのアドレス（ＴＩ、丁ａ）が書込オれてり
ンクさ釣ている・キューテーブルＱＴの＊ＨＫは、最初
Ｋｍ行される先願タスクの制御ブロック［’ＣＢ１）の
アドレスＴＩが格納され、ｔた欄′ＥＫは最終タスクの
制御ブロック（ＴＣＢ３）のアドレスＴｓが格納されて
いる。従うてＴＣＢけ、ＴＣＢｌからＴＣＢ３へＯ順序
で採り上けられ、この順序でプログラムＰ１〜Ｐａが嘴
行されるととになる。さて、仁のような状！ＩＩにおい
て新たにタスクが発生した場合（換言すわば奥行さるべ
きプログラムＰａｔ生じたとき）、ＴＣＢ４を前記ＴＣ
Ｂりンクに挿入する必要があり、これには次の処理手ｌ
１ＩＩｔ必要とする０ ■ 最終ＴＣＢ ３０りンク橢Ｌ・に、ＴＣＢ４のアド
レスＴ４Ｖｒ書込む・ ■ キエーター２ナルＱＴＯ欄ＥのアドレスＴ・をアド
レスＴ４に書き替える。
以上のように従来方式では、新たにタスクが発生した場
合、リンク再Ｓｔ成のために上紀Ｏ■項及び０項の処理
手順を必要とするが、■璃の処理手順を省略することが
できれば、処理システムＯ処理効率を着しく向上すゐこ
とが可能となるＱ本発明は上記の点に着目したものであ
シーリンクの再−成を不要とする処班馳序管理方式の提
供を目的とする。
合、リンク再Ｓｔ成のために上紀Ｏ■項及び０項の処理
手順を必要とするが、■璃の処理手順を省略することが
できれば、処理システムＯ処理効率を着しく向上すゐこ
とが可能となるＱ本発明は上記の点に着目したものであ
シーリンクの再−成を不要とする処班馳序管理方式の提
供を目的とする。
本発明は、複数のグーグラムの奥行順序を管理する方式
において、館ｌのデータ欄に書き込まれたアドレス情報
によシリングされ、第２のデータ１１に実行待ちプログ
ラムの配「ドレスが書き込すれ、第３のデータ欄に前記
実行待ちプログラムの実行に関わる状態情報が書き込ま
れる第２の制御ブロックｆ複数個用意し、更に実行待ち
となっている前記グログラムの第１１！行待ち１ａグラ
ムを記載すると共にジ曹ブＯ発生に伴うプロダラムＯ記
敏待ちとなりている前ｔ！嬉２０制御ブｑツクＯアドレ
ス管記載する第１の制御ブ牌ツクとを設け、前記プログ
ラムの実行順序會ジｌプの発生と消滅に基づいて前１１
８諏２０制御ブロツクのアドレス指定を更新する事で行
う事を特徴とする処理順序管理方式である◎ 以下、本発明を図面によフて説明する。第２１１１１は
本発明の一実施例を説−するブロック図、第３図は本発
明Ｏ−一実施例処Ｉｌ？説明するブロック図であ）、Ｂ
、、Ｂ、、Ｂ番は制御ブロック（ｔ）ｓｂ、、ｂ、６の
アドレス−ｈｂ、、ｂ、、ｔ）ｓｅｔ制御ブロック、Ｃ
はカウンタ欄、Ｅ、ＨはＴＣＢのアドレス管示す欄、Ｋ
ｍ ＊ Ｋｍ ｇ Ｋｓけグログラム配量アドレス記入
−１その他は第１図と同一である。第２図に示すように
本発明はタスク制御ブロック（ｂｔ〜ｂ自）Ｋ予め所定
のリンクを投は喪ことｔ％像とする。この制御ブロック
ｔＤｓＩは、処理システムで発生するタスクの最大数を
力、＜−できるものとする６！ｆ１施例では制御ブロッ
ク数を３ ｍ （ｂ ＊〜ｂｓ）とし、プログラムの最
大数も３個（Ｐｓ〜ｐａ）とするＯ第２図における制御
ブロックｂ、−ｍｂ、 Ｏりンク欄り富〜ＬｓＫは、図
示のように次の制御ブロックのアドレスが予め格納され
為事でリンクされている。例えば制御ブ訪ツクｂ、Ｏリ
ンク−Ｌ＊ＫＦｉ−制御ブロックｂ。
において、館ｌのデータ欄に書き込まれたアドレス情報
によシリングされ、第２のデータ１１に実行待ちプログ
ラムの配「ドレスが書き込すれ、第３のデータ欄に前記
実行待ちプログラムの実行に関わる状態情報が書き込ま
れる第２の制御ブロックｆ複数個用意し、更に実行待ち
となっている前記グログラムの第１１！行待ち１ａグラ
ムを記載すると共にジ曹ブＯ発生に伴うプロダラムＯ記
敏待ちとなりている前ｔ！嬉２０制御ブｑツクＯアドレ
ス管記載する第１の制御ブ牌ツクとを設け、前記プログ
ラムの実行順序會ジｌプの発生と消滅に基づいて前１１
８諏２０制御ブロツクのアドレス指定を更新する事で行
う事を特徴とする処理順序管理方式である◎ 以下、本発明を図面によフて説明する。第２１１１１は
本発明の一実施例を説−するブロック図、第３図は本発
明Ｏ−一実施例処Ｉｌ？説明するブロック図であ）、Ｂ
、、Ｂ、、Ｂ番は制御ブロック（ｔ）ｓｂ、、ｂ、６の
アドレス−ｈｂ、、ｂ、、ｔ）ｓｅｔ制御ブロック、Ｃ
はカウンタ欄、Ｅ、ＨはＴＣＢのアドレス管示す欄、Ｋ
ｍ ＊ Ｋｍ ｇ Ｋｓけグログラム配量アドレス記入
−１その他は第１図と同一である。第２図に示すように
本発明はタスク制御ブロック（ｂｔ〜ｂ自）Ｋ予め所定
のリンクを投は喪ことｔ％像とする。この制御ブロック
ｔＤｓＩは、処理システムで発生するタスクの最大数を
力、＜−できるものとする６！ｆ１施例では制御ブロッ
ク数を３ ｍ （ｂ ＊〜ｂｓ）とし、プログラムの最
大数も３個（Ｐｓ〜ｐａ）とするＯ第２図における制御
ブロックｂ、−ｍｂ、 Ｏりンク欄り富〜ＬｓＫは、図
示のように次の制御ブロックのアドレスが予め格納され
為事でリンクされている。例えば制御ブ訪ツクｂ、Ｏリ
ンク−Ｌ＊ＫＦｉ−制御ブロックｂ。
ＯアドレスＢ・が格納されているＯそ【、て最後の制御
ブロックｂ、のりンク欄り、には、先頭の制御ブロック
ｂ、０アドレスＢｉが格納されているので、リンク状に
りンクされていることＫなるＯまえキエーターンナルＱ
Ｔのカウンタ欄Ｃは実行待ちタスク数Ｏカウンタである
・こＯカウンタ欄Ｃが「０」の場合には、実行すべきジ
ョブ、りまシタスフが存在しないことを示すものとする
Ｏ従りてキエーターＺナルＱＴの欄ＨＫ設定さｒたアド
レスＢｓＫよ多制御ブロックｂｌが指定されても、第２
＠０場合には、グログラムの実行は行わｈｆｋい・しか
し実行すべきタスクが発生した（例えばプログラムＰ＊
ｃ［行が必要となりた）場合ＫＨ−プ璽タグラムＰ＋０
配會アドレスＡグーグラムＰ＠がタスクとして蝿り上げ
もね１実行待ち状１１ＫＪわることＫなる。
ブロックｂ、のりンク欄り、には、先頭の制御ブロック
ｂ、０アドレスＢｉが格納されているので、リンク状に
りンクされていることＫなるＯまえキエーターンナルＱ
Ｔのカウンタ欄Ｃは実行待ちタスク数Ｏカウンタである
・こＯカウンタ欄Ｃが「０」の場合には、実行すべきジ
ョブ、りまシタスフが存在しないことを示すものとする
Ｏ従りてキエーターＺナルＱＴの欄ＨＫ設定さｒたアド
レスＢｓＫよ多制御ブロックｂｌが指定されても、第２
＠０場合には、グログラムの実行は行わｈｆｋい・しか
し実行すべきタスクが発生した（例えばプログラムＰ＊
ｃ［行が必要となりた）場合ＫＨ−プ璽タグラムＰ＋０
配會アドレスＡグーグラムＰ＠がタスクとして蝿り上げ
もね１実行待ち状１１ＫＪわることＫなる。
上記のアドレスＡ１０投足手ｍ１ｍ３図によりて説明す
る。第３８（ａ）Ｆｉ初期状態を示し、タスク（例えば
プログラムＰＫ）が発生した場合には、第２図における
プログラムＰ−の配置アドレスＡｓ管、制御ブロックｂ
ｔｏアドレス欄ＫｉＫ書き込む。またキ轟−ターンナル
Ｑ’ｌ’０９ＥＯアドレスＢ、をアドレスＢ＊に１オた
カウンタ欄ＣｔｒＱＪからｒｌＪＫ書替える０従９て＃
Ｉ３図（ｂ）に示すようにリンク結合状態となる・次は
プログラムＰ・Ｏ実行（タスクの発生）が必要となうた
場合には、第３１１（Ｃ）Ｋ示すように、制御ブロック
ｂ−Ｏアドレス欄に＊にプログラムＰｅＯ配會アドレス
Ａ−ヲ書き込ミ、ｔ ＊ 定ＪＬ −ｆｉ −Ｚ ｔ
＃ Ｑ Ｔ ０４１１１ Ｅ 。
る。第３８（ａ）Ｆｉ初期状態を示し、タスク（例えば
プログラムＰＫ）が発生した場合には、第２図における
プログラムＰ−の配置アドレスＡｓ管、制御ブロックｂ
ｔｏアドレス欄ＫｉＫ書き込む。またキ轟−ターンナル
Ｑ’ｌ’０９ＥＯアドレスＢ、をアドレスＢ＊に１オた
カウンタ欄ＣｔｒＱＪからｒｌＪＫ書替える０従９て＃
Ｉ３図（ｂ）に示すようにリンク結合状態となる・次は
プログラムＰ・Ｏ実行（タスクの発生）が必要となうた
場合には、第３１１（Ｃ）Ｋ示すように、制御ブロック
ｂ−Ｏアドレス欄に＊にプログラムＰｅＯ配會アドレス
Ａ−ヲ書き込ミ、ｔ ＊ 定ＪＬ −ｆｉ −Ｚ ｔ
＃ Ｑ Ｔ ０４１１１ Ｅ 。
アドレスｔＢ、からＢｓＫ−管たカウンタｓＣをｒｌＪ
から「２」に書替える・このようＫｌｈたにタスクが発
生した場合には、そのタスクに関わるプ買グラムのアド
レスを制御ブ四ツタ（ｂ璽〜ｔ）ｓ）Ｋ＃＆定し、キ１
−ターンナルの最終タスクのアドレスデータを更新する
の一１ｍ’ｔ’よいＯ従来方式では、新た表タスクが発
生し九場合ＫＦｉ、その新タスクのＴＣＢがリンクされ
る旧最終タスクのＴＣＨのアドレスデータＯｌ！新を必
要としたが、本発明はこれを省略することができるＯ 以上Ｏように本発明は、タスク発生に伴うアドレスデー
タ更ｆＩＯ処理手順が、従来方式より少なくて済むので
処理効率を著しく向上しうる利点を有する・殊に１６ビ
ツトのリイクーリセッす、例えばインテル社の８０８６
のように、アドレス設定にセグメントとオフセットの２
つのアドレス値によシ、アドレス計算を行うようなプロ
セッサでは本発明によるアドレス設定の処理手順の省略
は、極めて効果的なものとなる・
から「２」に書替える・このようＫｌｈたにタスクが発
生した場合には、そのタスクに関わるプ買グラムのアド
レスを制御ブ四ツタ（ｂ璽〜ｔ）ｓ）Ｋ＃＆定し、キ１
−ターンナルの最終タスクのアドレスデータを更新する
の一１ｍ’ｔ’よいＯ従来方式では、新た表タスクが発
生し九場合ＫＦｉ、その新タスクのＴＣＢがリンクされ
る旧最終タスクのＴＣＨのアドレスデータＯｌ！新を必
要としたが、本発明はこれを省略することができるＯ 以上Ｏように本発明は、タスク発生に伴うアドレスデー
タ更ｆＩＯ処理手順が、従来方式より少なくて済むので
処理効率を著しく向上しうる利点を有する・殊に１６ビ
ツトのリイクーリセッす、例えばインテル社の８０８６
のように、アドレス設定にセグメントとオフセットの２
つのアドレス値によシ、アドレス計算を行うようなプロ
セッサでは本発明によるアドレス設定の処理手順の省略
は、極めて効果的なものとなる・
り
＃Ｅ１図は従来方式を説明するブロッ＃図、′ｌＸＺ図
は本発−の一実施例Ｖｒ観明するブロック図１第３図は
本発明の一実施例の処理を説明するブロック図であ抄、
図中に用いた符号は次Ｏ通シであゐ０１＝ ２ｅ ３
ｅ ４はタスク制御ブロック（ＴＣＢ）Ａｍ ｅ Ａｔ
ａ Ａｓ ｅ Ａ４はプログラムの配置アドレス、Ｂ
ｅ−Ｂ聰ｍＢ−１ｄ制御ブロツク（ｂ、。 ｂ、、 ｂａ ）１２）アドレス、ｂｈｅ ｂｌｍ
ｂ・は制御グ謬ツク１Ｃはカウンタ欄、Ｅ、ＨはＴ
ＣＢアドレスを示す顧、Ｋｍ ｅ Ｋｍ ＊ Ｋｍはグ
ロダラム配壷アドレス配入欄、Ｌ婁ＨＬｍ ＠ Ｌｓ
＠ Ｌ４はリンク機、ＱＴＦｉキ１−ターｉナル、Ｓｓ
＠５−８−．８ｍはステータス情報、Ｔｓ＊Ｔ＊ｔＴａ
ａＴ、 ＦｉＴｃＢのアドレスを示す。 ′ｆ７／ 吊 ＱＴ 稟 ２− 酎
は本発−の一実施例Ｖｒ観明するブロック図１第３図は
本発明の一実施例の処理を説明するブロック図であ抄、
図中に用いた符号は次Ｏ通シであゐ０１＝ ２ｅ ３
ｅ ４はタスク制御ブロック（ＴＣＢ）Ａｍ ｅ Ａｔ
ａ Ａｓ ｅ Ａ４はプログラムの配置アドレス、Ｂ
ｅ−Ｂ聰ｍＢ−１ｄ制御ブロツク（ｂ、。 ｂ、、 ｂａ ）１２）アドレス、ｂｈｅ ｂｌｍ
ｂ・は制御グ謬ツク１Ｃはカウンタ欄、Ｅ、ＨはＴ
ＣＢアドレスを示す顧、Ｋｍ ｅ Ｋｍ ＊ Ｋｍはグ
ロダラム配壷アドレス配入欄、Ｌ婁ＨＬｍ ＠ Ｌｓ
＠ Ｌ４はリンク機、ＱＴＦｉキ１−ターｉナル、Ｓｓ
＠５−８−．８ｍはステータス情報、Ｔｓ＊Ｔ＊ｔＴａ
ａＴ、 ＦｉＴｃＢのアドレスを示す。 ′ｆ７／ 吊 ＱＴ 稟 ２− 酎
Claims (1)
- 複数のプログラムの実行順序を管理する方式において、
第１のデータ機に書き込まわたアドレス情報によりリン
クされ、第２のデータ欄に実行待ちグログラムの配置ア
ドレスが書き込まれ、第３、のデータ欄に前記実行待ち
プログラムの実行に関わる状態情報が書き込まれる第２
の制御ブロックを襟数個用意し、更に実行待ちとなって
いる咄紀プログラムＯ第１ＩＩ行持ちプログラム管記載
すると共にジＭ”ｊｌＤ発生に伴うプログラムの記載待
ちとな９ている前記第２の制御ブロックのアドレスを記
載する＃！１の制御ブロックとを設け、前記グログラム
の実行順序をジ冒ブＯ発生と消滅に基づいて前記第２０
ｆｌｔｌＪＩｉｔｌブロツクのアドレス指定ｔ−吏飴す
る事で行う事を特徴とする処理順序管理方式・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186511A JPS5887634A (ja) | 1981-11-20 | 1981-11-20 | 処理順序管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186511A JPS5887634A (ja) | 1981-11-20 | 1981-11-20 | 処理順序管理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5887634A true JPS5887634A (ja) | 1983-05-25 |
| JPS6342293B2 JPS6342293B2 (ja) | 1988-08-23 |
Family
ID=16189778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56186511A Granted JPS5887634A (ja) | 1981-11-20 | 1981-11-20 | 処理順序管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887634A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242238A (ja) * | 1985-08-19 | 1987-02-24 | Nec Corp | 待ち行列記憶装置 |
| JPS638831A (ja) * | 1986-06-28 | 1988-01-14 | Fujitsu Ltd | リング型キユ−管理方式 |
| JPH01173137A (ja) * | 1987-12-26 | 1989-07-07 | Fujitsu Ltd | キユー管理方式 |
| JPH0424748A (ja) * | 1990-05-15 | 1992-01-28 | Matsushita Electric Ind Co Ltd | 並列処理プロセッサ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH034779U (ja) * | 1989-06-06 | 1991-01-17 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556272A (en) * | 1978-10-20 | 1980-04-24 | Hitachi Ltd | Queue control system on load share system |
-
1981
- 1981-11-20 JP JP56186511A patent/JPS5887634A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556272A (en) * | 1978-10-20 | 1980-04-24 | Hitachi Ltd | Queue control system on load share system |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242238A (ja) * | 1985-08-19 | 1987-02-24 | Nec Corp | 待ち行列記憶装置 |
| JPS638831A (ja) * | 1986-06-28 | 1988-01-14 | Fujitsu Ltd | リング型キユ−管理方式 |
| JPH01173137A (ja) * | 1987-12-26 | 1989-07-07 | Fujitsu Ltd | キユー管理方式 |
| JPH0424748A (ja) * | 1990-05-15 | 1992-01-28 | Matsushita Electric Ind Co Ltd | 並列処理プロセッサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6342293B2 (ja) | 1988-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104965757B (zh) | 虚拟机热迁移的方法、虚拟机迁移管理装置及*** | |
| JP5088234B2 (ja) | メッセージ紐付け処理装置、方法及びプログラム | |
| CN108388615B (zh) | 一种数据交换方法、***以及电子设备 | |
| CN101730881B (zh) | 包括多个处理器的***以及操作该***的方法及设备 | |
| JPS5818728A (ja) | デ−タ通信実行方法 | |
| CN101889263B (zh) | 控制路径i/o虚拟化 | |
| JPS5887634A (ja) | 処理順序管理方式 | |
| JPS63280365A (ja) | ダイレクトメモリアクセスオ−ダ競合制御方式 | |
| US5754781A (en) | Data transfer controller device for controlling data transferred by and among separate clusters | |
| US4985894A (en) | Fault information collection processing system | |
| JP5226189B2 (ja) | 伝票処理プログラムおよび伝票処理装置 | |
| CN1021604C (zh) | 在向量数据处理运算中从缺页故障中恢复的设备和方法 | |
| CN111552709A (zh) | 一种基于并发模型挂单的执行方法 | |
| JPWO2020156798A5 (ja) | ||
| JPS63233435A (ja) | 遅延処理方法及びその装置 | |
| JPS5844267B2 (ja) | 障害復旧方式 | |
| JPS6016661B2 (ja) | 主メモリ割付方式 | |
| JPH02138631A (ja) | 情報退避・復元方式 | |
| JP4048037B2 (ja) | データ書出プログラムおよび記録媒体 | |
| JPS5854444A (ja) | デ−タ・ベ−ス作業域共用制御方式 | |
| JPS62267851A (ja) | マルチプロセツサシステムにおけるプロセツサ間デ−タ転送方式 | |
| SU1462314A1 (ru) | Устройство дл распределени за вок по процессорам | |
| JP2573439B2 (ja) | マルチ通信プロセッサシステムにおける通信制御方法 | |
| JP2550945B2 (ja) | 時分割多重時間スイツチの制御方式 | |
| JPH0329021A (ja) | プリンタサーバ |