JPS5883838U - gate control circuit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【図面の簡単な説明】[Brief explanation of the drawing]

−第１図は従来のゲート制御回路の一例を示す回−略図
、第２図は本考案によるゲート制御回路のｍ：　　実施
例を示す回路図、第３図はゲート集積回路の巳　　出力
段の一例を示す回路図である。 ３　　　　ＩＣ・・・・・・ゲート集積回路、Ｑ□・曲
・トランジスタ、ｈｃ・・・・・・コンデンサ、■Ｎ□
〜ＩＮ４・・・・・・入力端、ＣＩＮ・・・・・・制御
入力端、０ＵＴ１〜ＯＵＴ、・・・・・・出力端。- Fig. 1 is a circuit diagram showing an example of a conventional gate control circuit, Fig. 2 is a circuit diagram showing an embodiment of the gate control circuit according to the present invention, and Fig. 3 is a circuit diagram showing an example of the gate integrated circuit. FIG. 2 is a circuit diagram showing an example. 3 IC......gate integrated circuit, Q□・curve・transistor, hc......capacitor, ■N□
~IN4...Input end, CIN...Control input end, 0UT1~OUT,...Output end.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 出力段または外付けにより出力端にプルアツフ抵抗を有
するゲート集積回路に於いて、前記ゲート集積回路の出
力段の共通アース端とアース間をｚスイッチング素子を
設け、このスイッチング素〕をオフ制御することによっ
て前記ゲート集積回協の各出力を“Ｈ“状態に保持する
ことを特徴とするゲート制御回路。In a gate integrated circuit having a pull-up resistor at the output stage or an external output end, a z switching element is provided between a common ground terminal of the output stage of the gate integrated circuit and the ground, and this switching element is turned off. A gate control circuit characterized in that each output of the gate integrated circuit is held in an "H" state by the following.