JPS5875359A - 回線試験方式 - Google Patents
回線試験方式Info
- Publication number
- JPS5875359A JPS5875359A JP17431681A JP17431681A JPS5875359A JP S5875359 A JPS5875359 A JP S5875359A JP 17431681 A JP17431681 A JP 17431681A JP 17431681 A JP17431681 A JP 17431681A JP S5875359 A JPS5875359 A JP S5875359A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- link
- digital
- test
- time division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、デジタル変換機の回線試験方式に関する。
従来のデジタル変換機のＰＲ発振器を用いる試験システ
ムにおいて、試験台でのＰＢ発振は、６台ごとにアナロ
グのＦＢＢ振器を備え、各試験台よ）又換機側へ発信す
るように構成されていた。
ムにおいて、試験台でのＰＢ発振は、６台ごとにアナロ
グのＦＢＢ振器を備え、各試験台よ）又換機側へ発信す
るように構成されていた。
そのためＰＢ発振器は、アナログ発振器の合成周波であ
るから各試験台ごとに必要とな９、多重度゛がないとい
う欠点があった。
るから各試験台ごとに必要とな９、多重度゛がないとい
う欠点があった。
不発明の目的は、上記欠点を解決し、各試験台より該デ
ジタルＰＢ発撮器を時分割多重利用できるようにした回
線試験方式を提供することにある。
ジタルＰＢ発撮器を時分割多重利用できるようにした回
線試験方式を提供することにある。
本発明の回線試験方式は、デジタル電話変換機のＰＢ発
振器を用いる試験システムにおいて、時分割通話路全具
備し、咳時分割通話略にＰＢ発発振周数数ＰＣＭパター
ン系列系列外時分割多重動作生するデジタルＰＢ発振器
を収容し、Ｎ（ＩＩ（Ｎ＝１以上の′！ｉ数）の試験台
で該デジタルＰＢ発振器を時分割多重利用することを特
徴とする。
振器を用いる試験システムにおいて、時分割通話路全具
備し、咳時分割通話略にＰＢ発発振周数数ＰＣＭパター
ン系列系列外時分割多重動作生するデジタルＰＢ発振器
を収容し、Ｎ（ＩＩ（Ｎ＝１以上の′！ｉ数）の試験台
で該デジタルＰＢ発振器を時分割多重利用することを特
徴とする。
次に本発明について図面をｍ−して説明する。
第１図は本発明の一実施例を示す中継方式図である。付
帯系装置内に設置され、マイクロプロセッサμＰで制御
される付帯系保守用時分割変換機Ｍ−ＬＩＮＫ、本体の
時分割交換機Ｔ Ｄ ８ Ｗ、 保守用時分割交換機
Ｍ−ＬＩＮＫ に収容され、本体交換＋ｄＴＤ８Ｗに
対向するトランクＴＲＫＸＩ〜ＴＲＫＸ閣。
帯系装置内に設置され、マイクロプロセッサμＰで制御
される付帯系保守用時分割変換機Ｍ−ＬＩＮＫ、本体の
時分割交換機Ｔ Ｄ ８ Ｗ、 保守用時分割交換機
Ｍ−ＬＩＮＫ に収容され、本体交換＋ｄＴＤ８Ｗに
対向するトランクＴＲＫＸＩ〜ＴＲＫＸ閣。
本体交換機ＴＤ８Ｗに収容され、保守用リンクＭ−Ｌ
Ｉ ＮＫ に対向するトランクＴＲＫｔ〜ＴＲＫ鴎。
Ｉ ＮＫ に対向するトランクＴＲＫｔ〜ＴＲＫ鴎。
保守用時分割交換機Ｍ−ＬＩＮＫ にそれぞれライン
試験装置ＬＴＥ１〜Ｌ Ｔ Ｅ ｍを介して収容された
ｎ台の試験台Ｔ１〜Ｔ、及びデジタルＰＢ発振器ＰＢＯ
８Ｃ，その他のサービス回路ＳＶＴを有するサービス装
置ａＶＥを備えている。
試験装置ＬＴＥ１〜Ｌ Ｔ Ｅ ｍを介して収容された
ｎ台の試験台Ｔ１〜Ｔ、及びデジタルＰＢ発振器ＰＢＯ
８Ｃ，その他のサービス回路ＳＶＴを有するサービス装
置ａＶＥを備えている。
試験台Ｔｉ（ｉ＝ｌ〜ｎ）には１１々にアナログのＰＢ
発振器は収容せず、デジタルなデータによ多発生するＰ
Ｂ発振器ｔ−鏡時分割又換４ｆｉＭ−ＬＩＮＫに収容し
である。各試験台ＴｉからＰＢ発発振桁行場合、時分１
ｔｌＪ父換機Ｍ−ＬＩＮＫ２制御するマイクロプロセッ
サμＰが各試験台からの指示に従い、デジタルＰＢ発振
器ＰＢＯ８Ｃを時分割多重利用することにより各試験台
ＴｉからＰＢ発振できる。
発振器は収容せず、デジタルなデータによ多発生するＰ
Ｂ発振器ｔ−鏡時分割又換４ｆｉＭ−ＬＩＮＫに収容し
である。各試験台ＴｉからＰＢ発発振桁行場合、時分１
ｔｌＪ父換機Ｍ−ＬＩＮＫ２制御するマイクロプロセッ
サμＰが各試験台からの指示に従い、デジタルＰＢ発振
器ＰＢＯ８Ｃを時分割多重利用することにより各試験台
ＴｉからＰＢ発振できる。
第２図は、第１図におけるディジタルＰＢ発振器の一実
施例を示すブロック図である。
施例を示すブロック図である。
ディジタルＰＢ発振器ＰＢＯ８Ｃはマイクロプロセッサ
μＰによ多制御される。
μＰによ多制御される。
該発振器ＰＢＯ８Ｃは、ＰＢ発振に必要な、高群低群の
合成周波をＰＣＭ符号化により全パターン系列をメモリ
ーＭＥＭＩ〜ＭＢＭＩ ６に用意し、マイクロプロセッ
サμＰの制御信号ＳＥＬによ）該当パターンが選択され
る。選択されたメモリーは、内部カウンタＣＮＴによ）
該メモリーのアドレスをアクセスし、このカウンタＣＮ
Ｔが周期カウンタであることから該当バター７を発振さ
せ、パラレル−シリアル変換口ｗｒ８ＦＴにおいてシリ
アルデータ変換後、時分割交換機に対して、ＰＢ発振出
力０ＵＴＰＵＴ ｔ−出力する。
合成周波をＰＣＭ符号化により全パターン系列をメモリ
ーＭＥＭＩ〜ＭＢＭＩ ６に用意し、マイクロプロセッ
サμＰの制御信号ＳＥＬによ）該当パターンが選択され
る。選択されたメモリーは、内部カウンタＣＮＴによ）
該メモリーのアドレスをアクセスし、このカウンタＣＮ
Ｔが周期カウンタであることから該当バター７を発振さ
せ、パラレル−シリアル変換口ｗｒ８ＦＴにおいてシリ
アルデータ変換後、時分割交換機に対して、ＰＢ発振出
力０ＵＴＰＵＴ ｔ−出力する。
又、このＰＣＭデータをもつメモリーＭＥＭＩ〜ＭＥＭ
Ｉ ６に対し、該データのパリティチェックがパリティ
チェック回路ＰＣＨＫで行なわれる。
Ｉ ６に対し、該データのパリティチェックがパリティ
チェック回路ＰＣＨＫで行なわれる。
このときハリティチェック回路ＰＣＨＫではメモリＭＥ
ＭＩ−ＭＥＭ１６の出力とパリティビットを格納したメ
モリーＭＥＭＰの出力とによ抄パリティチェックが行な
われ、パリティ−エラーＥＲＲ，ＯＲをマイクロプロセ
ッサμＰが検出できるようになっている。
ＭＩ−ＭＥＭ１６の出力とパリティビットを格納したメ
モリーＭＥＭＰの出力とによ抄パリティチェックが行な
われ、パリティ−エラーＥＲＲ，ＯＲをマイクロプロセ
ッサμＰが検出できるようになっている。
本発明は、以上説明したように、デジタル電話交換機の
ＰＢ発振器を用いる試験システムにおいて時分割通話路
ｔ−具備し、Ｎ１１１の試験台を該通話路に接続させ、
高群低群の合成波をＰＣＭの符号化したパターン系列を
データとしてメモリにもつＦＢＢ振器を該時分割通話路
に収容させることにより各試験台からのＰＢ発振を、各
試験台ごとにアナログの発振器を持つ必要はなく、デジ
タルのＰＢ発振器を用いて、時分割多重利用できる効果
がある。
ＰＢ発振器を用いる試験システムにおいて時分割通話路
ｔ−具備し、Ｎ１１１の試験台を該通話路に接続させ、
高群低群の合成波をＰＣＭの符号化したパターン系列を
データとしてメモリにもつＦＢＢ振器を該時分割通話路
に収容させることにより各試験台からのＰＢ発振を、各
試験台ごとにアナログの発振器を持つ必要はなく、デジ
タルのＰＢ発振器を用いて、時分割多重利用できる効果
がある。
Ｎ１図は、本発明の回線試験方式の一実施例を示す中継
方式図、第２図は第１図におけるディジタルＰＢ発振器
の一実施例を示すブロック図である。 Ｔ１〜Ｔｎ・・・・・・試験台、ＴＤ８Ｗ・・・・・・
本体時分割交換機、Ｍ−ＬＩＮＫ−・・・・・付帯系保
守用時分割父換機、μＰ交換機・・・Ｍ−ＬＩＮＫ
を制御するマイクロプロセ、す、ＰＢＯ８Ｃ・・・・・
・デジイタルＰＢ発振器、ＴＲＫ、〜ＴＲＫｍ・・・・
・・本体交換機に収容されるＭ−ＬＩＮＫに対向するト
ランク、ＴＲＫＸｔ〜ＴＲＫＸｍ・・・・・保守用リン
クＭ−ＬＩＮＫに収容される本体交換機に対向するトラ
ンク、ＬＴＥ、−ＬＴＥｍ・・・・・・ライン試験装置
、ＳｖＴ・・・・・・ＰＢＢ振器以外のディジタルサー
ビス回路、ＳＥＬ・・・・・・マイクロプロセッサμＰ
からＰＢ発振の選択信号、ＣＮＴ・・・・・・ＰＣＭ符
号化されたデータを周期的に出力するための内部カウン
タ、ＭＥＭ１〜ＭＥＭ１６・・・・・・ＰＢ発振の高群
低群の組み会せごとにＰＣＭ符号化されたデータを格納
したメモＩＪ−１ＭＥＭＰ・・・・・・ＭＥＭ１〜ＭＢ
ＭＩ ６の格納データのパリティチェック用に付加した
パリティビットを格納したメモリー、８ＦＴ・・・・・
・パラレル−シリアル変換回路、ＰＣＨＫ・・・・・・
パリティチェック回路、０ＵＴＰＵＴ・・・・・・ＰＢ
発振したＰＣＭ１！：、時分割変換９Ｍ−ＬＩＮＫへ出
力する端子、ＥＲＲＯＲ・・・・・・マイクロプロセッ
サがＰＢ発振器のパリティエラー横用用端子。
方式図、第２図は第１図におけるディジタルＰＢ発振器
の一実施例を示すブロック図である。 Ｔ１〜Ｔｎ・・・・・・試験台、ＴＤ８Ｗ・・・・・・
本体時分割交換機、Ｍ−ＬＩＮＫ−・・・・・付帯系保
守用時分割父換機、μＰ交換機・・・Ｍ−ＬＩＮＫ
を制御するマイクロプロセ、す、ＰＢＯ８Ｃ・・・・・
・デジイタルＰＢ発振器、ＴＲＫ、〜ＴＲＫｍ・・・・
・・本体交換機に収容されるＭ−ＬＩＮＫに対向するト
ランク、ＴＲＫＸｔ〜ＴＲＫＸｍ・・・・・保守用リン
クＭ−ＬＩＮＫに収容される本体交換機に対向するトラ
ンク、ＬＴＥ、−ＬＴＥｍ・・・・・・ライン試験装置
、ＳｖＴ・・・・・・ＰＢＢ振器以外のディジタルサー
ビス回路、ＳＥＬ・・・・・・マイクロプロセッサμＰ
からＰＢ発振の選択信号、ＣＮＴ・・・・・・ＰＣＭ符
号化されたデータを周期的に出力するための内部カウン
タ、ＭＥＭ１〜ＭＥＭ１６・・・・・・ＰＢ発振の高群
低群の組み会せごとにＰＣＭ符号化されたデータを格納
したメモＩＪ−１ＭＥＭＰ・・・・・・ＭＥＭ１〜ＭＢ
ＭＩ ６の格納データのパリティチェック用に付加した
パリティビットを格納したメモリー、８ＦＴ・・・・・
・パラレル−シリアル変換回路、ＰＣＨＫ・・・・・・
パリティチェック回路、０ＵＴＰＵＴ・・・・・・ＰＢ
発振したＰＣＭ１！：、時分割変換９Ｍ−ＬＩＮＫへ出
力する端子、ＥＲＲＯＲ・・・・・・マイクロプロセッ
サがＰＢ発振器のパリティエラー横用用端子。
Claims (1)
- 時分割通話路を備えたデジタル電話変換機の該時分割通
話路にＰＢＢ振周波数のＮ多重のＰＣＭパターン系列を
時分割多重動作で発生するデジタルＰＢ発振器を収容し
、Ｎ個（Ｎ＝１以上の整数）の試験台で該デジタルＦＢ
発振器を時分割多重利用することを特徴とする回線試験
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17431681A JPS5875359A (ja) | 1981-10-29 | 1981-10-29 | 回線試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17431681A JPS5875359A (ja) | 1981-10-29 | 1981-10-29 | 回線試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5875359A true JPS5875359A (ja) | 1983-05-07 |
Family
ID=15976514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17431681A Pending JPS5875359A (ja) | 1981-10-29 | 1981-10-29 | 回線試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5875359A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS537244A (en) * | 1976-07-08 | 1978-01-23 | Canon Inc | Image forming device |
-
1981
- 1981-10-29 JP JP17431681A patent/JPS5875359A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS537244A (en) * | 1976-07-08 | 1978-01-23 | Canon Inc | Image forming device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1205550A (en) | Distributed digital exchange with improved switching system and input processor | |
| US4306303A (en) | Switching of digital signals | |
| EP1068714B1 (en) | Redundant switching arrangement | |
| CA2069240C (en) | Switching network for switching channels | |
| JPS5810038B2 (ja) | 通信交換方式 | |
| JP3512948B2 (ja) | 通信用測定器 | |
| JPS59501086A (ja) | 分布制御システムの通信構成 | |
| KR920003264B1 (ko) | 양방향 복수 채널 통신 시스템용 전송 보존 장치 및 전송 유지 방법 | |
| US4639909A (en) | Digital signal distributor | |
| JPS5875359A (ja) | 回線試験方式 | |
| US5081666A (en) | Method for measuring the bit error rate in the transmission of digital information | |
| FI73539C (fi) | Multiplexanslutningsenhet foer en digitalstation. | |
| KR100300147B1 (ko) | 디멀티플렉싱 장치의 동작 체크 장치 | |
| GB2027565A (en) | Improvements in or relating to the switching of digital signals | |
| Baart et al. | Network Synchronization and Alarm Remoting in The Dataroute T | |
| GB2193062A (en) | Security arrangement for a telecommunications exchange system | |
| KR920005062B1 (ko) | 멀티플렉서/디멀티플렉서 장치 | |
| US4514842A (en) | T-S-T-S-T Digital switching network | |
| KR930008360B1 (ko) | 2k 타임스위치 | |
| JP3042084B2 (ja) | インタフェース回路 | |
| JPH0352491A (ja) | 時分割通話路の障害検出方式 | |
| JPS5834063B2 (ja) | デイジタル通信装置の監視方式 | |
| KR0147507B1 (ko) | 개선된 제어메모리 및 유지보수장치 | |
| JPH05327649A (ja) | 多重伝送系試験装置 | |
| JPH0813023B2 (ja) | 無線送受信装置 |