KR920003264B1 - 양방향 복수 채널 통신 시스템용 전송 보존 장치 및 전송 유지 방법 - Google Patents

Abstract

내용 없음.

Description

양방향 복수 채널 통신 시스템용 전송 보존 장치 및 전송 유지 방법

제1도는 본 발명이 응용되는 디지탈 시분할 전화 스위칭시스템의 간략화된 블록선도.

제2도는 전자식 전화 스위칭 시스템에서 중앙 호스트 오피스에리모트 스위칭 모듈을 연결하기 위한 멀티플렉서-디멀티플렉서 장치를 구비하는 본 발명의 설비 인터페이스 회로의 간략화된 블럭선도.

제3도는 본 발명의 수행시 사용되는 패리티 비트 할당을 도시한 챠트.

제4도는 제2도의 회로에서 패리티 검사 도표를 수행시 유용한 판독 전용 메모리에 대한 데이타 워드의 비트 할당을 도시한 선도.

제5도는 본 발명에 포함된 리모트 스위칭 모듈에 연결된 회로망, 제어 및 타이밍 링크의 직렬 데이타 스트림에서 데이타 워드의 비트 할당을 도시한 선도.

* 도면의 주요부분에 대한 부호의 설명

100 : 중앙 처리기 107 : 인터페이스 모듈

109 : 설비 인터페이스 장치 111 : 리모트 모듈

112 : 모듈 처리기 213 : 수신 ROM

214 : 클럭 카운터 216 : 송신 ROM

217 : 수신 패리티 검사기 218 : 에러 레지스터

220 : 송신 패리티 발생기 221, 224 : 링크 인터페이스

본 발명은 일반적으로 기억된 프로그램으로 제어되는 전자식 전화 스위칭 시스템에 관한 것이며, 특히, 이러한 시스템에서 중앙 호스트 오피스(host office)와 하나 이상의 리모트 오피스(remote office)사이에서 데이타 및 제어 신호를 보존하여 유지시키는 시스템에 관한 것이다.

광범위하게 기억된 프로그램 제어를 이용하는 디지탈 시분할 전자식 전화 스위칭 시스템(ESS)은 중앙 처리기(CP), 메시지 스위치(MSGS), 시간 다중 스위칭 (TMS) 및 하나 이상의 인터페이스 모듈(1M)을 구비한다. CP는 메모리, 벌크 기억 장치 및 데이타 링크 인터페이스뿐만 아니라 모든 스위칭 기능을 중앙 제어한다. MSGS는 호스트 오피스의 CP와 IMs 사이에 중복 제어(duplicated control)를 제공하고 그 사이에 메시지 데이타를 전달한다. TMS는 제어 및 데이타 메시지를 펄스부호 변조(PCM) 포멧화하는 1Ms중에서 루팅 경로를 제공하는 시분할된 공간 분할 스위치이다. IMs은 다른 전화 중앙의 오피스로부터 전화 가입자선 및 중계선을 종단 연결(terminate)시킨다. 아나로그 신호는 IM 내에서 PCM 포멧으로 변환된다. 각 IM내의 시간 슬로트 상호 교환(TSI)장치가 시분할 스위칭 기능을 수행하는 반면에, YMS는 공간 분할 스위칭 기능을 수행한다. IMs 와 TMS 사이에서 신호 표시하고 그 사이의 데이타 경로는 4개의 네트워크 제어 및 타이밍(NCT) 링크(그중 두개의 링크는 활성)에 의해 영향을 받고 광섬유 기술을 사용하여 수행될 수 있다. NCT링크는 256시간 슬로트(TS)를 제공하는데, 각 시간 슬로트는 8000보(baud)율로 샘플된 16비트를 포함한다. TS당 16비트를 갖는 256 TS의 프레임은 4,096비트 길이를 가지므로 전체 고속 데이타율은 초당 32,768밀리언 비트(Mb/S)가 된다.

벨 시스템사가 T1선이라 명명하여 알려진 다수의 PCM 전송 설비에서 중앙 호스트 오피스 및 그와 멀리떨어져 위치한 IM사이를 접속시킬 필요성이 야기되었다. 일례로, 24개의 8비트 PCM 채널을 각각 제공하는 10개의 T1선까지는 링크당 10개의 T1선의 최대 용량에서 각각 활성화된 NCT 링크로 맵(map)된다. 각 NCT 링크에서 256개의 이용 가능한 시간 슬로트중 230시간 슬로트는 메시지 트래픽(traffic) 및 제어데이타에 유용하다. 데이타가 호스트와 리모트 오피스간의 양방향으로 끊임없이 전달되기 때문에 호스트와 리모트 IM간의 전송 설비에서 보존된 여러 성분을 연속적으로 테스트하여 발생한 에러 위치와 에러 타잎을 평가한다. 고정 패리티를 변경한 것이 하나의 전송 방향으로 전송되어 연속적인 전송 채널에 할당되고 상기 패리티는 T1선과 NCT링크간의 인터페이스에서 대향되는 전송 방향으로 전송되어 연속적인 전송 채널상에서 반복된다. 이 패리티 패턴은 매 두 프레임마다 반복된다. 짝수 프레임으로 전송되는 패턴은 홀수 프레임으로 전송되는 패턴과 반대이다.

본 발명의 목적은 양방향 데이타 전속 시스템으로 PCM선과 직렬 시분할 링크사이에서 다중화된 인터페이스에 자동 장해 검출 패리티 도표를 제공하는 것이다.

본 발명에 따르면, 전자식 전화 스위칭 시스템(ESS)에서 리모트 스위칭 모듈은 다수의 T1 반송선상에 제공되고 병렬 T1 반송 링크를 회로망, 제어 및 타이밍(NCT)링크 신호의 고속 직렬 스트림의 두개 용장(redundant)쌍으로 리맵(remap)시키는 설비 인터페이스 장치(FIU)에 위치하는 디지탈 설비 인터페이스(DFI)에서 종단 연결되는 다수의 펄스 부호 변조(PCM) 디지탈 전송 체널을 통하여 호스트 오피스의 중앙처리기 (CP)제어하에 놓인다. 한쌍은 통상적으로 활성 서비스 상태인 반면에, 나머지 한쌍은 예비(back up)또는 대기(standby)서비스 상태이다. 교번적인 홀수 및 짝수 패리티의 구조 패턴이 두가지 전송 방향으로 향하는 DFIs 및 FIU를 상호 접속시키는 여러 주변 데이타 버스(PIDB)의 데이타 워드에 상호 작용적으로 인가되어, 하나의 전송 방향으로 향하는 특정 버스의 패리티가 그와 대향되는 전송 방향으로 향하는 상기 신호 채널에서 반복되도록 한다. 패리티 에러 발생시, 패리티 에러를 자동 검출하여 장해 복구 소프트웨어에게 에러 위치를 지시해준다. 그리고나면, 이 소프트웨어는 관련된 용장 하드웨어를 재구성하여 적당한 데이타 전송을 유지한다.

각 전송 방향에 대한 패리티 패턴은 미리 정해지고 시간 슬로트의 어드레스에 따라 판독 전용 메모리(ROM)에 기억된다.

실시예에서, 10개 T1 링크까지의 PCM채널은 멀티플렉서-디멀티플렉서 (MUX) 회로에서 조합된다(두개의 용장쌍이 통상 제공되어 있는데, 한쌍은 활성 서비스 상태이고 나머지 한쌍은 대기 서비스 상태이다). DFI에서 종단 연결되는 각 T1링크 시분할은 8KHz의 비유로 프레임에서 24개의 8비트 데이타 워드를 멀티플렉스 한다. FIU에서, 직렬 데이타 스트림의 용장쌍은 16비트 워드를 갖는 32시간 슬로트 PIDB로부터 NCT링크상에 형성되며, 여기서 각 시간 슬로트는 256시간 슬로트를 포함하는 프레임으로 구성된다. 각 T1링크상의 프레임당 24개 PCM워드는 매 4번째 시간 슬로트마다 미리 배열된 아이들 코드를 스터핑(stuffing)하므로서 DFI에 의해 PIDBs상의 직렬 스트림의 32시간 슬로트로 포멧화된다. 여러 PIDBs중에서, 스터프된 시간 슬로트는 직렬 데이타 스트림 전체를 좀더 균일하게 분포시키기 위하여 스태커(stagger)된다.

송신 ROM은 NCT링크의 직렬 스트림으로부터 DFI로 이동하는 데이타에 선택 코드 및 할당된 패리티 정보를 PIDB 어드레스에 의해 기억시킨다. 수신 ROM은 대향되는 방향으로 이동하는 데이타에 선택 코드 및 패리티 정보를 PIDB 어드레스에 의해 기억시킨다. 단일 카운터는 각 ROM에서 판독한 데이타워드를 송신된 데이타 워드와 동기시킨다. 각 ROM은 충분한 길이 즉 8비트의 데이타 워드를 포함하여 적당한 PIDB 및 DFI, 상기 워드의 할당된 패리티 감지, 시간 슬로트의 어드레스 패리티 및 ROM으로 부터 판독된 데이타 워드의 전체 패리티를 식별한다.

패리티 회로가 각 전송 방향에 추가로 제공되어 송신측상에 할당된 패리티를 발생시키고 수신측상에 수신된 패리티를 검사한다. 이러한 장치에 의해서, 연속적인 유지 테스트가 수행되며, 그것이 ROMs에 기록된 패턴화된 패리티 도표를 이용하므로서 단일 하드웨어 장해를 검출한다. 각 DFI는 NCT링크로부터 직렬 데이타 스트림으로 입력되는 시간 슬로트에 대한 패리티를 검출한다. 그리고나서, 검출된 패리티 시퀸스는 관련된 DFI로부터 직렬 스트림으로 궤환되는 다음 데이타 프레임에 인가된다. 다음에 궤환되는 데이타 프레임의 패리티 시퀸스는 MUX에 의해 먼저 송신된 패리티의 시퀸스에 대해서 검사한다. 비교가 만족스럽지 않을 때, 에러 레지스터는 에러 발생을 기록하고 MP에 에러 발생을 보고한다.

두가지 루프백(loop back)타잎이 FIU 또는 DFI의 부분과 장해를 분리시키기 위하여 송신과 수신 전송방향사이에 제공된다. 데이타는 링크 인터페이스를 통해 루프백되어 FIU하드웨어 또는 NCT 링크와 패리티 장해를 분리한다. 주변 루프백은 FIU의 DFI측 양단에서 실행되어 MUX 또는 DFI 및 그들의 버스와 장해를 분리한다.

본 발명의 FIU 멀티플렉서-디멀티플렉서 장치는 상기 장치를 통과하는 데이타를 보존하기 위한 연속 패리티 검사도표를 구비한다.

본 발명은 다음의 상세한 기술과 도면을 참조하여 더욱 완전히 이해할 수 있게된다.

제1도는 본 발명의 데이터 보전 제어 장치가 응용되는 디지탈 시분할 전화 스위칭 시스템의 간략화된 블록선도이다. 시스템은 기하급수적으로 늘어나는 전화 가입자 부하에 대처하기 위하여 모듈 구조로 설계된다. 특히, T1 반송 링크(108)의 왼쪽으로 호스트 오피스가 있고, 오른쪽으로 리모트오피스가 있다. 호스트 오피스는 중앙 처리기(CP)(100), 메세지 스위치(MSGS)(101), 시간 다중 스위치(TMS)(102)와, 하나 이상의 인터페이스 모듈(IMs)(103 및 107)을 구비한다. 국부전화 가입자 세트(104 및 105)가 IM(103)에 연결되어 있다. 스터브(106)는 추가 인터페이스 모듈(도시되지 않음)에 접속된 회로망, 제어 및 타이밍(NCT)을 나타낸다. IM(107)은 T1 반송 링크(108)를 통하여 리모트 오피스에 접속된다.각 양방향성 T1 반송링크 (108)는 도시된 바와 같이 개개의 디지탈 설비 인터페이스(DFI)(115)를 통하여 IM (107)과 인터페이스 한다.

리모트 오피스는 설비 인터페이스 장치(FIU)(109), 직렬 회로망, 제어 및 타이밍(NCT) 링크(110), 리모트 모듈(RM)(111) 및 모듈 처리기(MP)(112)를 구비한다. FIU(109)는 도시된 바와 같이 각각 매칭한 DFI(116)를 통하여 T1 반송 링크 (108)를 종단 연결시킨다. 전화 가입자 세트(113 및 114)는 RM(111)에서 종단 연결된다.

CP(100)는 전체 스위칭 시스템의 일부 기억된 프로그램을 이용하여 메모리, 벌크 기억장치, 데이타 링크 인터페이스 기능을 중앙 제어한다. 에러 및 장애 검출과 진단 루틴을 포함한 하드웨어 및 소프트웨어의 동작과 유지기능을 조합함으로써, 호출은 모니터되고 제어된다.

MSGS(101)는 CP(100)와 IMs(103 및 107)사이에 제어 메시지를 전달한다. 제어 메시지는 어느 루트를 선택할지, 무슨 서비스르 제공할지등에 관한 정보를 전달한다. 이들 메시지는 TMS 및 IM을 통하여 고속 NCT 디지탈 링크로 통과된다.

TMS(102)는 리모트 오피스에 접속된 IM을 포함하여 상기 중앙 오피스에 위치한 여러 IM을 상호 연결하는 시분할된 공간 분할 스위치이다. 제어, 데이타 및 PCM엔코드된 음성 신호를 TMS에 의해 IMs중에서 루트된다. 각 IM은 NCT 디지탈 링크의 시간 슬로트와 IM에서 종단 연결되는 선에 할당된 시간 슬로트 사이에서 경로를 설정하기 위한 시간 슬로트 상호 교환기(TSI)를 구비한다. IM은 아나로그 선 및 중계선으로부터 수신된 신호를 디지탈 시분할된 포멧으로 변환시킨다. 단지 하나의 IM만이 호스트 오피스내에 배치된 경우, TMS는 불필요하다.

하나의 IM상에서 종단 연결되는 선 또는 중계선과 또다른 IM상에서 종단 연결되는 선 또는 중계선 사이에 경로를 설정하려면, 각 IM에 연결된 NCT 직렬 링크들중 하나의 링크상에서 공통 시간 슬로트를 찾아내야 한다. 그리고 나서, 경로는 TMS (102)를 통과하여 상기 시간 슬로트동안 2개 NCT링크사이에 설정된다. 그리고나면, 각 IM내의 TSI는 선택된 직렬 링크 시간 슬로트 및 각 선 또는 중계선에 대응하는 주변시간 슬로트 사이에서 또다른 경로를 설정한다.

RM(111)은 전화가입자 세트(113 및 114)를 종단 연결시킨다는 점에서 IM (103)과 유사하다. 두개의 NCT 직렬 링크(110)는 호스트 오피스에 양방향성의 직렬 시간 슬로트를 제공하고 호스트 오피스로부터 나온 양방향성의 직렬시간 슬로트를 제공한다. RM(111)은 자체의(MP)와 연관되어, MP(112)가 RM(111)으로 하여금 호스트 오피스 CP의 링크가 절단된 경우에 직접 연결되는 가입자에게 서비스를 제공하도록 한다. T1 반송 링크(108)는 호스트 오피스 및 RM(111)간을 접속시킨다. T1 링크 (108)와 NCT 링크(110)사이에 삽입된 FIU(109)는 T1 링크(108)를 종단 연결시키고 이들 링크상의 데이타 및 제어 신호를 NCT 링크(110)로 포멧한다.

제2도는 T1링크(108)의 일부부분과 FIU(109)를 더욱 상세하게 도시한 블록선도이다. FIU(109)는 호스트 오피스와 리모트 스위칭 모듈 사이의 전송 설비용 멀티플렉서-디멀티플렉스(MUX)장치를 포함한다. 전형적으로 24개의 디지탈 정보 채널은 T1 반송선으로 흔히 알려져 있는 다수의 병렬 링크의 각 링크상에서 시분할 멀티플렉서 방식으로 상호 교환된다. 이들 24개 채널중 하나의 채널이 제어 신호를 운반한다. 나머지 다른 채널은 데이타 또는 코드화된 음성과 같은 사용자 메시지를 운반한다. T1디지탈 포멧은 24개로 시분할된 8비트 채널을 구비한다. 반면에, FIU(109)의 데이타 포멧은 32개로 시분할된 16비트 채널을 구비한다. FIU채널에서 여분의 비트는 패리티, 통화중/휴지 상태 및 다른 신호 표시 정보를 포함하도록 제공된다.

NCT 링크(110)는 또다른 포맷으로 구성될 수 있다. 각 링크는 8,000보 비율로 256개로 분리된 16비트 시간 슬로트를 각 방향에서 포함된다. 제5도에 도시된 바와같이, 각각의 직렬 링크 시간 슬로트는 PCM워드를 운반하기 위한 8비트 B0 내지 By, 제어 신호를 표시하는 4비트 내지 A 내지 D, 시간 슬로트 활성 상태에 대한 비트 E, 내부 제어하기 위한 비트 F 및 G 그리고 시간 슬로트 양단의 홀수 패리티에 대한 P비트를 이용한다. 8000Hz 샘플링 비율, 256시간 동작 및 시간 슬로트당 16비트에 따라서, 프레임 길이는 4096비트가 된다. 따라서, 전체 데이타 비율은 초당 32,768메가비트이다.

제2도의 FIU는 각각의 디지탈 설비 인터페이스(DFI) 장치에서 종단 연결되는 호스트 오피스축의 다수의 T1링크(108)를 구비하는 전화 중계선 설비와 인터페이스한다. DFIs는 데이타, 제어 및 타이밍 정보를 복구한다. 각 T1 링크의 특정한 프레임에서 포함된 파생 데이타 링크로 전송된 특정 메시지는 호스트 오피스의 CP와 리모트 오피스의 MP사이에서 시스템 작동에 관한 통신을 설정하기 위하여 디코드된다. 모든 FIU기능은 용장 하드웨어(도시되지 않음)에 의해 수행되어, 신뢰도를 증대시키고 활성 하드웨어에 대한 예비기능으로서 작용한다.

제2도에서 도시된 바와 같이, 다수의 T1링크(108)는 선(201 및 202)을 통하여 다수의 DFIs(4에서 20까지)(203 및 204)에 종단 연결된다. 제1도에 도시된 DFIs(116)과 같은 DFIs(203 및 204)는 주변 제어 채널(도시되지 않음)상에서 MP(112)로부터 나온 신호로 인해 제어된다. 리모트 모드로 배치될 때, 23개 클리어(clear)데이타 채널 및 한개의 신호 표기 채널은 각 T1 링크상에 제공된다. 각 DFI에서 국부발진기는 호스트 오피스 데이타 스트림으로부터 복구된 1,544mHz 클럭 신호로 동기화된다.

여러 DFI는 주변 인터페이스 데이타 버스(PIDB)를 통하여 주변 수신기(209) 및 주변 송신기(212)에 접속된다. 버스(205)는 DFI(203)를 주변 수신기(209)에 결합시키는 버스(206)중 특정 한 버스의 수신측이다. 유사하게, 나머지 DFIs(도시하지 않음)는 수신기(209) 및 송신기(212)에 접속된 자신들의 송신 및 수신 포트를 갖는다. 호스트 오피스로부터 나와 여러 T1링크(108)상으로 출력되는 신호는 주변 수신기(209)에서 256시간 슬로트 NCT 데이타 포멧으로 다시 포멧화된다. 리모트 오피스로부터 나와 NCT 링크상으로 입력되는 신호는 주변 송신기(212)의 여러 DFIs중에서 시분할 되어 진다. 주변 수신기(209) 및 주변 송신기(212) 모두는 FIU에서 멀티플렉서-디멀티플렉서 장치(MUX)를 구성한다.

각 T1 링크상에 있는 프레임의 24개 8비트 워드는 직렬 링크(110)에서 사용하기 위하여 각각 16비트의 256 NCT시간 슬로트로 변환된다. 각 PCM 프레임의 24개 채널을 운반하는 PIDB버스의 프레임에서 32시간 슬로트가 있기 때문에, 각 프레임에서 8초과 시간 슬로트가 있다.

제3도는 직렬 링크의 연속적인 32시간 슬로트 프레임중에서 10개 PCM링크의 24개 채널이 시퀸스적으로 분포된 것을 도시한다. 여러 위치에서 문자 ＂s＂는 16비트 길이형 0111111100001111의 스터핑 아이들 코드워드의 할당을 나타낸다. 8비트 PCM워드는 이미 제5도에서 설명한 바와같이 16비트로 확장된다. P비트는 할당된 패리티를 시간 슬로트 양단에 배치된다. 스터프된 아이들 코드가 시퀸스적으로 반복된다는 것을 알 수 있다. 프레임당 24개 채널을 각각 갖는 10개의 T1링크에 따라서 일프레임의 256직렬 시간 슬로트중 240시간 슬로트가 할당되며, 상기 시간 슬로트중 단지 230시간 슬로트만이 호출 데이타에 활용된다. 나머지 16시간 슬로트는 호스트 오피스에 의해 데이타에 공급되지 않는다. 10개 T1링크보다 적은 링크가 서비스 상태인 경우, 아이들 코드는 MUX에 의해 비할당된 데이타 워드내로 삽입되며, 16초과 시간 슬로트를 포함한다.

제2도에 도시된 바와같이, T1 반송 링크(108)에서 NCT링크(110)까지의 전이는 DFIs(203 및 204), 주변 송신기(212) 주변 수신기(209), 주변 루프백(210), 수신 판독 전용 메모리(ROM)(213), 송신 ROM(216), 클럭 카운터(214), 수진 패리티 검사기(217), 송신 패리티 발생기(220), 에러 레지스터(218), 링크인터페이스(L1)(221 및 224)와 링크 루프백(222)을 구비하는 멀티플렉서-디멀티플렉서 장치에 의하여 FIU에서 실행된다.

NCT 링크(110)로부터 T1링크(108)에 접속된 호스트 오피스를 향하여 전송되는 데이타는 대략 8mHz 비율에서 4비트 니블(nibble)로 LI(224)에 의해 송신된다. 제5도에 도시된 바와같이 각 데이타 워드에는 16비트가 있다. 각 워드는 B7 내지 B4, B3 내지 BO, A 내지 D와 E 내지 P인 4개 니블로 분할된다. 니블은 4개 와이어 버스로 운반된다. 따라서, 전체 워드 비율은 2mHz이다. 장치의 송신부내에서, 데이타는 이와같은 니블 포멧으로 유지되어 프레임 동기화 설비, 고정된 패리티 시험 및 루프백 시험을 손쉽게 한다.

송신 인터페이스에서, 데이타는 정상 동작동안 홀수 패리티로 주어진다. 전체가 16비트 NCT워드에 홀수 패리티를 가하는 패리티 비트는 제4니블에서 비트 P로서 발견된다. 짝수 패리티가 검출될 때, 에러가 보고된다.

각 멀티플렉서는 PIDB를 거쳐 DFI의 군과 인터페이스한다. 각 PIDB는 각 직렬 프레임 동안 연선(twisted wire)쌍을 거쳐 16비트 직렬 데이타의 32시간 슬로트를 DI에 송신하고 그로부터 상기 슬로트를 연선쌍을 거쳐서 송신한다. 4mHz비트 클럭 및 8mHz동기 펄스 또한 공급된다. 각 16비트 워드에서 패리티 비트의 값은 제3도에 도시된 패턴화된 패리티의 고정 알고리즘에 의해 결정된다. 짝수 패리티는 도시된 바와같이 각 PIDB 직렬 프레임의 3개 시간 슬로트 예를들어 제3도의 상단선의 0, 10 및 20시간 슬로트 위치로 삽입된다. 다음선에서 짝수 패리티는 1, 11 및 21시간 슬로트 위치에서 할당된다. 이러한 패턴은 남아 있는 선에서도 계속된다. 활성 상태에서 남아있는 시간 슬로트(아이들 코드로 스터프되지 않음)는 홀수 패리티를 운반한다. 다음 프레임에서, 제3도의 페이지 2어레이에서 도시된 바와같이, 홀수 및 짝수 패리티 할당이 반전되어 있다. 할당된 패리티는 시간 슬로트 위치와 DFI 어드레스(0 내지 9)와 같은 두가지 기능을 한다. 각 PIDB에서 패리틴 시퀸스는 일정하다. DFI가 MUX로 다시 전송된 다음 데이타 프레임상에 할당된 패리티 도표를 반복시키기 위하여 배치되기 때문에, MUX는 각 PIDB, 각 DFI부 및 패리티 발생기를 시험할 수 있다.

수신 데이타의 소스와 송신 데이타의 목적는 ROM(213 및 216)에 각각 기억된다. 시간 슬로트 카운트값에 의해 시퀸스적으로 어드레스되는 이들 ROMs은 선택코드, 상기 시간 슬로트에서 수신되거나 또는 송신되는 것이 예상되는 패리티 값 및 제4도에 도시된 바와같이 자기 검사를 위해 ROM데이타 워드 패리티가 홀수가 되도록 하는 비트를 발생시킨다. 호스트 오피스에서 리모트 모듈로 향하는 신호는 경로(227)를 거쳐 주변 수신기(209)로부터 패리티(217)까지 통과된다. 수신ROM(213)은 비교할 목적으로 할당된 패리티를 공급한다. 리모트 모듈에서 호스트 오피스로 향하는 신호는 경로(228)를 통하여 송신 패리티(220)로부터 주변 송신기 ROM(212)까지 통과된다. 송신(216)은 비교할 목적으로 할당된 패리티를 공급한다.

ROM에 대해 요구된 액세스 시간이 20mHz 시간 슬로트의 지속과 거의 같기 때문에, 합성(resultant) ROM 데이타는 다음 시간 슬로트에서 사용하도록 기억된다. ROM데이타를 사용시 이러한 딜레이는 어드레스 버스 검사도표에 적합하게 된다. 각 시간 슬로트동안, 배타적 OR 게이트 장치에서 현존하는 어드레스 비트 신호의 패리티와 비교될 때, 수신 ROM은 홀수 패리티를 발생시키는 패리티비트를 기억한다. 각 ROM에 대한 데이타 워드 출력은 매시간 슬로트마다 홀수 패리티에 의해 테스트받는다. 스턱(stuck)클럭 카운터 비트는 매 프레임마다 한번씩 검출될 수 있다. 만일 에러가 수신 ROM데이타 버스상 또는 ROM어드레스 버스상에서 검출된다면, 수신 ROM 비트는 에러 레지스터(218)에서 1로 세트된다. 이와 비슷하게, 송신 ROM패리티 에러가 발생될 때, 송신 ROM비트는 에러 레지스터(218)에서 1로 세트된다.

MUX에서 모든 타이밍 신호는 16 및 8mHz클럭 신호와 8mHz 클럭 주기의 지속동안 교번 NCT링크 프레임상에 발생되는 부로 향하는(negative-going)동기 펄스에 의해 시간 슬로트 클럭 카운터(214)와 동기화한다.

계속적인 유지 테스트는 패턴화된 패리티 도표에 의해 MUX에서 수행된다. 적당한 패리티 시퀸스는 송신 패리티 발생기(220)에 의해 송신된 데이타 스트림상에서 실행된다. 각 DFI는 주변 송신기(212)로부터 PIDB(208)의 32시간 슬로트에 대한 이러한 패리티 시퀸스를 검출한다. 이러한 패리티는 주변 수신기(209)를 통하여 MUX로 궤환되는 다음의 데이타 프레임의 패리티를 포멧하도록 사용된다. 수신된 패리티는 수신 패리티 검사기(217)에 의해 수신 ROM(213)에 기억된 패리티에 대해 검사한다. 만일 두 패턴이 다르다면, 에러 레지스터(218)에서 에러-소스 레지스터 비트는 세트되어져 인터럽트 신호가 MP로 전송된다. MP는 진단 절차를 시작하여 장해를 분리한다.

부가적인 유지 특성으로서, MUX는 요구대로 데이타 루프백의 두가지 타잎을 수행하여 제2도의 인터페이스 하드웨어에서의 문제점을 분리시킨다. 한 루프백은 입출력하는 링크 인터페이스(224 및 221)간의 블록(222)에서 나타난다. 제2루프백은 주변 송신기(212) 및 주변 수신기(209)를 통하여 특정한 DFI에 입출력되는 버스(206)간의 블록(210)에서 나타난다.

시간 슬로트 카운트는 클럭 카운터(214)에 의해 시스템 클럭에서 파생된다. 이 카운트는 각 ROM(213 및 216)의 어드레스 버스에 인가된다. 각 ROM의 데이타 액세스 시간은 시간 슬로트의 지속 시간보다 약간 적다. 그러므로, ROM데이타는 플립-플롭형 레지스터에서 래치(latch)되어 연속되는시간 슬로트 동안 사용된다. 각 시간 슬로트 버스동안 ROM 데이타 비트의 규정이 전술한 바와같이 제4도에 도시되어 있다.

본 발명이 특정 실시예에 관해서만 서술된 동안에도, 본 발명의 원리는 첨부된 청구범위의 사상과 범주내에서 전화스위칭 기술에 능숙한 사람에 의해 변경되어질 수 있다.

Claims (5)

1. 양방향 복수 채널 통신 시스템용 전송 보존 장치(제2도)에 있어서, 대향되는 전송 방향으로 향하는 수신(213) 및 송신(216) 판독 전용 메모리(ROM)는 모든 채널에 대한 선택코드 및 시작 채널에 대한 패리티 비트를 포함하는 상기 시스템에서 각 채널에 대한 데이타 선, 시퀸스 코드 및 전데이타 선을 기억하며, 카운터(214)는 상기 메모리로부터 데이타 선의 판독 출력을 시퀸스적으로 제어하며; 상기 송신 ROM에 응답하는 송신 패리티 발생기(220)는 하나의 전송 방향으로 향하는 각 데이타 채널상의 패리티를 계산하며, 상기 수신 ROM에 응답하는 수신 패리티 검사기(217)에 대향되는 전송 방향으로 향하는 각 데이타 채널상의 패리티를 검사하고; 에러 레지스터(218)는 각 패리티 장해를 기록하고 인터럽트(interrupt) 신호를 발생하는 것을 특징으로 하는 양방향 복수 채널 통신 시스템용 전송 보존 장치.
2. 제1항에 있어서, 상기 수신(213) 및 송신(216) ROM은 정해진 전송 방향으로 데이타의 프레임을 교번시키기 위한 대향되는 2진 감지의 패리티를 제어하는 상보적 시퀸스의 다비트 워드를 포함하게 프로그램되어 있는 것을 특징으로 하는 양방향 복수 채널 통신 시스템용 전송 보존 장치.
3. 제1항에 있어서, 하나의 전송 방향으로 향하는 메시지 데이타의 패리티 감지는 교번 프레임에서 대향되는 전송 방향으로 궤환된 메시지 데이타에 반영되는 것을 특징으로 하는 양방향 복수 채널 통신 시스템용 전송 보존 장치.
4. 제1항에 있어서, 루프백 경로가 삽입되는 단자와 대향되는 단자에서 시작하는 신호를 바이패스하기 위한 여러 양방향의 메시지 채널의 대향적으로 향하는 전송 방향 사이에서 루프백 경로(210, 222)가 두 단자중 한 단자에 교번적으로 삽입되는 것을 특징으로 하는 양방향 복수 채널 통신 시스템용 전송 보존 장치.
5. 다수의 병령 링크 각각은 다수의 시분할 채널을 구비하여, 한쌍의 양방향성 직렬 링크는 병렬 채널 데이타에 대한 선택 코드 및 패리티 비트와 전체 데이타 워드의 시간 슬로트 어드레스 및 패리티를 포함하는 상기 시스템에서 대향되는 전송 방향으로 향하는 각 채널에 대한 데이타 워드를 기억하는 수신(213) 및 송신(216) 판독 전용 메모리(ROM), 상기 제1 및 제2메모리로부터 나온 데이타 워드의 판독출력을 시퀸스적으로 제어하기 위한 카운터(214), 수신 패리티 검사기(217) 및 대향 전송 방향에 대한 송신 패리티 발생기(220)를 구비하며, 여기서 상기 다수의 병렬 링크 및 상기 한쌍의 양방향성 직렬 링크간에 다수의 양방향성 신호를 전송하기 위한 멀티플렉서내에서 연속적인 전송 보존을 유지하는 방법에 있어서, (a) 상기 송신 패리티 발생기(220)가 워드에서 워드까지 교번하는 소정 패리티를 특정 병렬 채널(108)에 지정된 직렬 링크에서 시작하는 신호 워드에 인가시키도록 상기 카운터(214)의 제어하에서 상기 송신(ROM)(216)으로 부터 나온 워드를 시퀸스적으로 판독하며, (b) 특정 병렬 채널에서 수신되는 최종 신호 패리티를 특정 병렬 채널에서 시작하는 다음 신호에서 반복시키며, (c) 특정 병렬 채널에서 특정 시간 슬로트 직렬 링크로 진행하는 각 신호 패리티를 상기 수신 ROM(213)에서 시퀸스적으로 기억된 워드와 비교하고, (d) 병렬 채널에서 시작하는 신호와 상기 수신 ROM(213)에서 응용가능한 링크의 시간 슬로트 사이에서 비교 장해로 인한 에러 신호(218)를 발생시키는 단계를 구비하는 것을 특징으로 하는 연속적인 전송 보존 유지 방법.

Images