JPS5871654A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5871654A JPS5871654A JP16975881A JP16975881A JPS5871654A JP S5871654 A JPS5871654 A JP S5871654A JP 16975881 A JP16975881 A JP 16975881A JP 16975881 A JP16975881 A JP 16975881A JP S5871654 A JPS5871654 A JP S5871654A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- silicon
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 47
- 239000000377 silicon dioxide Substances 0.000 claims description 22
- 235000012239 silicon dioxide Nutrition 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 description 17
- 238000002955 isolation Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- -1 boron ions Chemical class 0.000 description 6
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 206010007559 Cardiac failure congestive Diseases 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009563 continuous hemofiltration Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- UNRFQJSWBQGLDR-UHFFFAOYSA-N methane trihydrofluoride Chemical compound C.F.F.F UNRFQJSWBQGLDR-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はバイポーラ蓋半導体装置の製造方法に係ｆｉ、
４ＩＫ＃パイボー５１１）ランジスタにおりるエミッタ
領域をベース領域に自己整合せしめて形成する方法に関
する。
４ＩＫ＃パイボー５１１）ランジスタにおりるエミッタ
領域をベース領域に自己整合せしめて形成する方法に関
する。
バイポーラ淑半導体集積回路においては、その集積度を
向上せしめる手段として、＃集積回路を構成するトラン
ジスタに９例えばアイソ・プレーナ構造のように９選択
酸化で形成した酸化膜によシ素子分離がなされる構造の
バイポーラ・トランジスタが用いられる。このような酸
化物分離構造の一六イポーラトランジスタは、素子分離
領域とコレクタコンタクト窓及びベース領域が一枚のフ
ォト・マスクによ１整合形威されるので、素子を微細化
し集積度の向上を図るうえで極めて有利であるが、この
構造においてもエミッタ領域形成窓としても用いるエミ
ッタコンタクト窓とベースコンタクト窓は１通常の方法
に従って、ベース領域上に形成した酸化膜に別途フォト
・エツチング法を用いて形成しなければならない。
向上せしめる手段として、＃集積回路を構成するトラン
ジスタに９例えばアイソ・プレーナ構造のように９選択
酸化で形成した酸化膜によシ素子分離がなされる構造の
バイポーラ・トランジスタが用いられる。このような酸
化物分離構造の一六イポーラトランジスタは、素子分離
領域とコレクタコンタクト窓及びベース領域が一枚のフ
ォト・マスクによ１整合形威されるので、素子を微細化
し集積度の向上を図るうえで極めて有利であるが、この
構造においてもエミッタ領域形成窓としても用いるエミ
ッタコンタクト窓とベースコンタクト窓は１通常の方法
に従って、ベース領域上に形成した酸化膜に別途フォト
・エツチング法を用いて形成しなければならない。
従って上記工程においては、マスク合わせの誤差のため
にベース領域外側の選択酸化膜もエツチングされて、エ
ミッタコンタクト窓がベース領域外側の選択酸化膜部に
はみ出して深く形成されることがあり、このような場合
には前記エミッタコンタクト窓からイオン注入等の方法
によりエミッタ領域を形成した際、該エミッタ領域がベ
ース領域の側面に深く形成されるのでコレクタ（０−エ
ミッタ■間ショートが発生し、製造歩留まりが低下する
という問題が“ある。
にベース領域外側の選択酸化膜もエツチングされて、エ
ミッタコンタクト窓がベース領域外側の選択酸化膜部に
はみ出して深く形成されることがあり、このような場合
には前記エミッタコンタクト窓からイオン注入等の方法
によりエミッタ領域を形成した際、該エミッタ領域がベ
ース領域の側面に深く形成されるのでコレクタ（０−エ
ミッタ■間ショートが発生し、製造歩留まりが低下する
という問題が“ある。
そこで上記問題点を解消するために、エミッタ・コンタ
クト窓をエツチング手段によらずに形成する方法として
従来は、第１図（ａ）に示すように例えば半導体基体１
の表面に選択酸化法によって形成され九フィールド絶縁
膜２によって画定されたベース領域３上に多結晶シリコ
ン層４を被着形成し１次いで該多結晶シリコン層４上に
エミッタコンタクト窓（エミッタ形成窓）に対応する窒
化シリコン（５ｔｓＮ４ ’） Ｈパターン５ ＠
及（ｊ ヘ−、Ｘ ：２ンタクト窓に対応する５ｉｓＮ
ａ膜パターン５ｂを形成しｆＩ−ｉ、前記多結晶シリコ
ン層４を選択的に熱酸化し８１１図６）に示すようにペ
ース領域３上に多結晶シリコンの酸化１１６を選択的に
形成する。然る後前記Ｓｉ、Ｎ、膜パターン５ａ及び５
ｂを除去して、第１図（ｃ）に示すようにペース領域３
上に。
クト窓をエツチング手段によらずに形成する方法として
従来は、第１図（ａ）に示すように例えば半導体基体１
の表面に選択酸化法によって形成され九フィールド絶縁
膜２によって画定されたベース領域３上に多結晶シリコ
ン層４を被着形成し１次いで該多結晶シリコン層４上に
エミッタコンタクト窓（エミッタ形成窓）に対応する窒
化シリコン（５ｔｓＮ４ ’） Ｈパターン５ ＠
及（ｊ ヘ−、Ｘ ：２ンタクト窓に対応する５ｉｓＮ
ａ膜パターン５ｂを形成しｆＩ−ｉ、前記多結晶シリコ
ン層４を選択的に熱酸化し８１１図６）に示すようにペ
ース領域３上に多結晶シリコンの酸化１１６を選択的に
形成する。然る後前記Ｓｉ、Ｎ、膜パターン５ａ及び５
ｂを除去して、第１図（ｃ）に示すようにペース領域３
上に。
底部に多結晶シリコン層４が配設されたエミッタコンタ
クト窓７及びベースコンタクト窓８を有する多結晶シリ
コンの酸化ｊ１６を設ける等の方法により、ベース領域
３を画定している選択酸化膜２をマスクの位置ずれに関
係なく完全な状態に保って、エミッタ領域形成に際して
のエミッタコレクタ間ショートを防止していた。
クト窓７及びベースコンタクト窓８を有する多結晶シリ
コンの酸化ｊ１６を設ける等の方法により、ベース領域
３を画定している選択酸化膜２をマスクの位置ずれに関
係なく完全な状態に保って、エミッタ領域形成に際して
のエミッタコレクタ間ショートを防止していた。
然し上記従来方法に於ては単結晶シリコンの熱酸化膜に
比べて多結晶シリコン酸化膜がポーラスで絶縁性に劣る
ために半導体装置の信頼性が低下するという問題並びに
、多結晶シリコン層の選択熱酸化を行う際にシリコン基
体の表面に結晶欠陥が誘起されて半導体装置の性能低下
を招くという問題があった。
比べて多結晶シリコン酸化膜がポーラスで絶縁性に劣る
ために半導体装置の信頼性が低下するという問題並びに
、多結晶シリコン層の選択熱酸化を行う際にシリコン基
体の表面に結晶欠陥が誘起されて半導体装置の性能低下
を招くという問題があった。
本発明は上記問題点を除去する目的で、活性領域上を覆
う絶縁膜を単結晶シリコン基体の熱酸化膜で形成するこ
とによシその絶縁性を向上せしめると同時に活性領械面
に結晶欠陥が誘起されるのを防止し、且つベース領域と
エミッタ領域をよシ高い位置精度をもって自己整合せし
めて形成することによシュミツターコレクタ間のショー
トを防止することができる半導体装置の製造方法を提供
しようとするものである。
う絶縁膜を単結晶シリコン基体の熱酸化膜で形成するこ
とによシその絶縁性を向上せしめると同時に活性領械面
に結晶欠陥が誘起されるのを防止し、且つベース領域と
エミッタ領域をよシ高い位置精度をもって自己整合せし
めて形成することによシュミツターコレクタ間のショー
トを防止することができる半導体装置の製造方法を提供
しようとするものである。
このため９本発明によれば、−導電型を有する半導体基
体の表面に、二酸化シリコン層、窒化シリコン層及び多
結晶半導体層を順次形成し１次いで、前記多結晶半導体
層上に選択的にマスク層を配設して後９反対導電型不純
物を導入して前記半導体基体に選択的に反対導電層領域
を形成するとともに前記多結晶半導体層に選択的に反対
導電型不純物を導入し９次いで、前記反対導電型不純物
が導入されない多結晶半導体層を除去し９次いで前記多
結晶半導体層を酸化物層に変換し９次いで前記窒化シリ
コン層並びに該窒化シリコン層下の二酸化シリコン層を
選択的に除去して開口を形成し９次いで前記開口を通し
て反対・導電製不純物を導入１次いで前記開口を通して
一導電型不純物を導入することを特徴とする半導体装置
の製造方法が提供される。
体の表面に、二酸化シリコン層、窒化シリコン層及び多
結晶半導体層を順次形成し１次いで、前記多結晶半導体
層上に選択的にマスク層を配設して後９反対導電型不純
物を導入して前記半導体基体に選択的に反対導電層領域
を形成するとともに前記多結晶半導体層に選択的に反対
導電型不純物を導入し９次いで、前記反対導電型不純物
が導入されない多結晶半導体層を除去し９次いで前記多
結晶半導体層を酸化物層に変換し９次いで前記窒化シリ
コン層並びに該窒化シリコン層下の二酸化シリコン層を
選択的に除去して開口を形成し９次いで前記開口を通し
て反対・導電製不純物を導入１次いで前記開口を通して
一導電型不純物を導入することを特徴とする半導体装置
の製造方法が提供される。
以下本発明を実施例をもって詳細に説明する。
第２図乃至第１０図は本発明による半導体装置の製造方
法の実施例を示す。
法の実施例を示す。
本発明によれば、第２図に示されるように９例えばＰＩ
Ｊシリコン基板２１０費面に通常の方法に従ってＮ”ｌ
ｌ埋没層２２が選択的に形成され、更に腋瀧没層２２を
含む基板表面にＮ１１ｌエピタキシヤル層２３が配設さ
れる。次いで前記Ｎ型エピタキシャル層２３０表面に選
択酸化処理が施されて。
Ｊシリコン基板２１０費面に通常の方法に従ってＮ”ｌ
ｌ埋没層２２が選択的に形成され、更に腋瀧没層２２を
含む基板表面にＮ１１ｌエピタキシヤル層２３が配設さ
れる。次いで前記Ｎ型エピタキシャル層２３０表面に選
択酸化処理が施されて。
該エピタキシャル層２３１０表面に素子分離用フィール
ド絶縁膜２４が配設される。
ド絶縁膜２４が配設される。
第２図に示される構造にあっては、フィールド絶縁１ａ
２４はペース領域及びエミッタ領域の形成予定領域を画
定している。
２４はペース領域及びエミッタ領域の形成予定領域を画
定している。
なお、前記フィールド絶縁膜２４下には、必要に応じて
Ｐ型アイソレージ碧ン領域２５が配設される。
Ｐ型アイソレージ碧ン領域２５が配設される。
本発明によれば、前記フィールド絶縁ｊ１２４によって
画定されたＮ型エピタキシャル層２３０表出部表面に通
常の熱酸化法により、３００〜５００〔＾ｌ〕の厚さを
有する二酸化シリコン層２６が形成される。更に前記フ
ィールド絶縁膜２４及び二酸化シリコン層を覆って、厚
さ７００〜５００〔＾−〕の窒化シリコン（ｓｉｓＮ＋
）層２７及び厚さ１０００〔大′〕の多結晶シリコン層
２８が形成される。
画定されたＮ型エピタキシャル層２３０表出部表面に通
常の熱酸化法により、３００〜５００〔＾ｌ〕の厚さを
有する二酸化シリコン層２６が形成される。更に前記フ
ィールド絶縁膜２４及び二酸化シリコン層を覆って、厚
さ７００〜５００〔＾−〕の窒化シリコン（ｓｉｓＮ＋
）層２７及び厚さ１０００〔大′〕の多結晶シリコン層
２８が形成される。
かかる窒化シリコン層２７及び多結晶シリコン層２８は
通常の化学気相成長法によって形成される。この時多結
晶シリコン層２８は不純物が添加されない。
通常の化学気相成長法によって形成される。この時多結
晶シリコン層２８は不純物が添加されない。
本発明によれば１次いで第３図に示されるように、前記
多結晶シリコン層２８上に、エミッタ形成予定領域及び
ベースコンタクト形成予定領域を覆ってフォト・レジス
ト層が配設される。フォト・レジスト層２９ａはエミッ
タ形成予定領域、２９ｂはベースコンタクト形成予定領
域上を覆う。
多結晶シリコン層２８上に、エミッタ形成予定領域及び
ベースコンタクト形成予定領域を覆ってフォト・レジス
ト層が配設される。フォト・レジスト層２９ａはエミッ
タ形成予定領域、２９ｂはベースコンタクト形成予定領
域上を覆う。
次いで前記フォト・レジスト層２９ａ、２９ｂ及びフィ
ールド絶縁膜２４をマスクとして、前記Ｎ１１ｉｌエピ
タキシヤル層２３に７クセプタ不純物例えばｉ？ｉＩｌ
素（６）をイオン注入法により導入する。そして前記フ
ォト・レジスト層を除去し丸後１例えば９００ （℃）
’１度（ＤＩｌｉＥ （Ｎ＊ ）雰囲気中において加熱
処理を行ない前記硼素イオンを活性化する。
ールド絶縁膜２４をマスクとして、前記Ｎ１１ｉｌエピ
タキシヤル層２３に７クセプタ不純物例えばｉ？ｉＩｌ
素（６）をイオン注入法により導入する。そして前記フ
ォト・レジスト層を除去し丸後１例えば９００ （℃）
’１度（ＤＩｌｉＥ （Ｎ＊ ）雰囲気中において加熱
処理を行ない前記硼素イオンを活性化する。
かかる硼素イオンの活性化によって、第４図に示される
ように、前記Ｎ型エピタキシャル層２３には例えば深さ
３０００〜４０００（λ′〕９表面不純物７１ｋ度ｔｏ
ｌ＠（個／（１３１１）のｐｍベース領域３０が形成さ
れ、且つ前記多結晶シリコン層２８の非マスキング領域
２８ａに導電性が付与される。
ように、前記Ｎ型エピタキシャル層２３には例えば深さ
３０００〜４０００（λ′〕９表面不純物７１ｋ度ｔｏ
ｌ＠（個／（１３１１）のｐｍベース領域３０が形成さ
れ、且つ前記多結晶シリコン層２８の非マスキング領域
２８ａに導電性が付与される。
本発明によれば１次いで濃度１０〜３０（重量％〕の水
酸化カリウム（ＫＯＨ）水溶液を用いて、前記工程にお
いて不純物が添加されなかっ九多結晶シリコン２８ｂが
エツチング除去される。かかる状態をＷＩｓ図に示す。
酸化カリウム（ＫＯＨ）水溶液を用いて、前記工程にお
いて不純物が添加されなかっ九多結晶シリコン２８ｂが
エツチング除去される。かかる状態をＷＩｓ図に示す。
なお、前記水酸化カリウム水溶液に対する。不純物を含
まない多結晶シリコンとＰ型多結晶シリコンとの被エツ
チング速度の比は１０ ： １ｇであ本発明によれば９
次いで前記多結晶シリコン層２８ａを酸化し、これを二
酸化シリコン（Ｓｉ（ｈ）に変換する。かかる二酸化シ
リコン層は厚さ２０００〔λｌ）ｓを有する。しかる後
かかる二酸化シリコン層をマスクとして前記窒化シリコ
ン層２７を選択的にエツチング除去し、更にかかる窒化
シリコン層２７をマスクとして前記二酸化シリコン層２
６を選択的にエツチング除去して、エミッタ領域形成用
窓並びにベースコンタクト形成用窓を開口する。
まない多結晶シリコンとＰ型多結晶シリコンとの被エツ
チング速度の比は１０ ： １ｇであ本発明によれば９
次いで前記多結晶シリコン層２８ａを酸化し、これを二
酸化シリコン（Ｓｉ（ｈ）に変換する。かかる二酸化シ
リコン層は厚さ２０００〔λｌ）ｓを有する。しかる後
かかる二酸化シリコン層をマスクとして前記窒化シリコ
ン層２７を選択的にエツチング除去し、更にかかる窒化
シリコン層２７をマスクとして前記二酸化シリコン層２
６を選択的にエツチング除去して、エミッタ領域形成用
窓並びにベースコンタクト形成用窓を開口する。
かかる状態を第６図に示す。同図において、３１は前記
多結晶クリコン層２８ａが酬化されて形成された二酸化
シリコン層で１ｊｌ）、３２はエミッタ領域形成用窓、
３３はベースコンタクト形成用窓を示す。前記工程にお
いて、窒化シリコン層２７は例えば加熱された燐酸（Ｈ
ｓ Ｐ ０４ ）によってエツチング除去する仁とがで
き、また二酸化シリコン層２６社例えば三弗化メタン（
ＣＨＦｓ）をエツチング剤とするりアクティブ・イオン
・エツチング法によってエツチング除去される。かかる
二酸化シリコン層２６のエツチングの際、前記二酸化シ
リコン層３１もエツチングされるが、かかる二酸化シリ
コン層３１ｔｉ二酸化シリコン層２６に比較して十分厚
いため、該二酸化シリコン層３１は十分な厚さを有して
残る。なおかかる二酸化シリコン層３１のエツチングを
防止することを望むならば該二酸化シリコン層３１をフ
ォト・レジスト勢によって被覆して後、前記エツチング
処理を行なう。
多結晶クリコン層２８ａが酬化されて形成された二酸化
シリコン層で１ｊｌ）、３２はエミッタ領域形成用窓、
３３はベースコンタクト形成用窓を示す。前記工程にお
いて、窒化シリコン層２７は例えば加熱された燐酸（Ｈ
ｓ Ｐ ０４ ）によってエツチング除去する仁とがで
き、また二酸化シリコン層２６社例えば三弗化メタン（
ＣＨＦｓ）をエツチング剤とするりアクティブ・イオン
・エツチング法によってエツチング除去される。かかる
二酸化シリコン層２６のエツチングの際、前記二酸化シ
リコン層３１もエツチングされるが、かかる二酸化シリ
コン層３１ｔｉ二酸化シリコン層２６に比較して十分厚
いため、該二酸化シリコン層３１は十分な厚さを有して
残る。なおかかる二酸化シリコン層３１のエツチングを
防止することを望むならば該二酸化シリコン層３１をフ
ォト・レジスト勢によって被覆して後、前記エツチング
処理を行なう。
本発明によれば１次いで、前記エミッタ領域形成層ｇ３
２．ベースコンタクト形成用窓３３内並びに前記二酸化
シリコン層３１上を覆って 厚さｒｏｏｏＣＡ＠）程の
多結晶シリコン層を被着形成する。
２．ベースコンタクト形成用窓３３内並びに前記二酸化
シリコン層３１上を覆って 厚さｒｏｏｏＣＡ＠）程の
多結晶シリコン層を被着形成する。
かかる状態を第７に示す。同図に１いて３４は多結晶シ
リコン層を示す０ 本発明によれば９次いで前記多結晶シリコン層３４を通
して、前記Ｎ麗エピタキシャル層２３にアクセプタ不純
物例えば細索をイオン注入によシ導入する。そして例え
ば９００（’Ｃ）の窒素〔Ｎ、〕雰囲気中において加熱
処理を行ない、前記硼素イオンを活性化する。かかる硼
素イオンの活性化によって、第８図に示されるように前
記Ｎ型エピタキシャル層２３には深さａｏｏｏ〔ｉ’〕
、表面不純物濃度１０”（個／ｃｄ）程のベース領域３
５ａ。
リコン層を示す０ 本発明によれば９次いで前記多結晶シリコン層３４を通
して、前記Ｎ麗エピタキシャル層２３にアクセプタ不純
物例えば細索をイオン注入によシ導入する。そして例え
ば９００（’Ｃ）の窒素〔Ｎ、〕雰囲気中において加熱
処理を行ない、前記硼素イオンを活性化する。かかる硼
素イオンの活性化によって、第８図に示されるように前
記Ｎ型エピタキシャル層２３には深さａｏｏｏ〔ｉ’〕
、表面不純物濃度１０”（個／ｃｄ）程のベース領域３
５ａ。
３５ｂが形成される。かかるベース領域３５は前記ベー
ス領域３０に連続する。
ス領域３０に連続する。
本発明によれば１次いで前記多結晶シリコン層３４をフ
ォト・レジスト層（図示せず）によって選択的に被覆し
前記エミッタ形成予定領域を表出して後、ドナー不純物
例えば砒素（Ａ８）をイオン注入により導入する。そし
て前記フォト・レジスト層を除去した後、９００（℃）
程の窒素雰囲気中において加熱処理を行ない、前記砒素
イオンを活性化する。かかる砒素イオンの活性化によっ
て、第９図に示されるように、前記ベース領域３５ａ内
に深さ１０００（λ１〕９表面不純物績度１ｏｔ′〔個
／ＩＩ）のＮ”Ｗエミッタ領域３６が形成される。
ォト・レジスト層（図示せず）によって選択的に被覆し
前記エミッタ形成予定領域を表出して後、ドナー不純物
例えば砒素（Ａ８）をイオン注入により導入する。そし
て前記フォト・レジスト層を除去した後、９００（℃）
程の窒素雰囲気中において加熱処理を行ない、前記砒素
イオンを活性化する。かかる砒素イオンの活性化によっ
て、第９図に示されるように、前記ベース領域３５ａ内
に深さ１０００（λ１〕９表面不純物績度１ｏｔ′〔個
／ＩＩ）のＮ”Ｗエミッタ領域３６が形成される。
次いで前記多結晶シリコン層３４上に 厚さ１〔μｍ〕
程にアルミニウム（ＡＪ）が被着され、かかるアルミニ
ウム層に対してフォト・エツチング処理が施され、更に
咳アルニウム層をマスクとして多結晶シリコン層３４が
選択エツチングされて。
程にアルミニウム（ＡＪ）が被着され、かかるアルミニ
ウム層に対してフォト・エツチング処理が施され、更に
咳アルニウム層をマスクとして多結晶シリコン層３４が
選択エツチングされて。
ベース電極、工にツタ電極及びコレクタ電極が形成され
る。
る。
かかる状態を第１０図に示す。同図にあっては。
コレクタ電極導出部を含めて示す。同図において。
３７はエミッタ電極、３８はペース゛電極、３９はコレ
クタ電極を示し、また４０はＮ＋型コレクタ・コンタク
ト領域を示す。なお各電極の上層部３７ａ、３８ａ及び
３９ａｔｊ、前記アルミニウム層を示す。
クタ電極を示し、また４０はＮ＋型コレクタ・コンタク
ト領域を示す。なお各電極の上層部３７ａ、３８ａ及び
３９ａｔｊ、前記アルミニウム層を示す。
かかる構造が実現された後、必要とされるならば周知の
技術によって多層配線構造が実現され。
技術によって多層配線構造が実現され。
しかる後に燐シリケートガラス（ＰＳＧ）等の保−絶縁
膜（図示せず）が被覆される。
膜（図示せず）が被覆される。
なおここで前記コレクタ電極導出部について説明を加え
ておくと、ペース領域形成用窓内に表出するエピタキシ
ャル層表面を熱酸化する際にはコレクタ拳コンタクト窓
内には窒化シリコン膜を残した状態で行い、又コレクタ
・コンタクト領域４０は通常通シベース領域形成に先だ
って、ペース領域形成用窓上をレジスト膜で覆った状態
でＮ型不純物イオンの注入によって形成される。又ベー
ス領域を形成するためのＰ型不純物イオンの注入の際（
前記）第３図及び第８図に示す工程）には。
ておくと、ペース領域形成用窓内に表出するエピタキシ
ャル層表面を熱酸化する際にはコレクタ拳コンタクト窓
内には窒化シリコン膜を残した状態で行い、又コレクタ
・コンタクト領域４０は通常通シベース領域形成に先だ
って、ペース領域形成用窓上をレジスト膜で覆った状態
でＮ型不純物イオンの注入によって形成される。又ベー
ス領域を形成するためのＰ型不純物イオンの注入の際（
前記）第３図及び第８図に示す工程）には。
コレクタ・コンタクト窓上はレジストで覆われた状態と
される。又エミッタ領域の形成に際して導入されるドナ
ー不純物はコレクタ拳コンタクト窓内に同時に注入され
る。そして前述した多結晶シリコ７ＪＷｊ３４Ｆ−１コ
レクタ・コンタクト趨向にも形成される。
される。又エミッタ領域の形成に際して導入されるドナ
ー不純物はコレクタ拳コンタクト窓内に同時に注入され
る。そして前述した多結晶シリコ７ＪＷｊ３４Ｆ−１コ
レクタ・コンタクト趨向にも形成される。
なお父上記実施例においてはＮ＋型エミッタ領域をイオ
ン注入法により形成した示、該エミッタ領域はシん珪酸
ガラス（ＰＳＧ）膜からの固相−同相拡散で形成するこ
ともできる。
ン注入法により形成した示、該エミッタ領域はシん珪酸
ガラス（ＰＳＧ）膜からの固相−同相拡散で形成するこ
ともできる。
又本発明の方法はＰＮＰ型の半導体装置にも通用で１き
る。また１以上の実施例にあっては、絶縁物分離構造を
例に掲げて説明したが、接合分離等信の素子間分離構造
にも適用できることは明らかである。
る。また１以上の実施例にあっては、絶縁物分離構造を
例に掲げて説明したが、接合分離等信の素子間分離構造
にも適用できることは明らかである。
以上説明したように本発明によれば、バイポーラ型半導
体装置における特にエミッタ領域及びペース鷺埴土の絶
縁膜を単結晶シリコンの熱酸化による二酸化シリコン層
によって形成することができ、しかもベース領域とエミ
ッタ領域とを自己整合によシ形成することができるので
、絶縁膜の絶縁性能が向上し、且つエミッターコレクタ
間シ璽−トも防止される。従ってバイポーラ型半導体装
置の信頼性及び製造歩留まシを向上することができる。
体装置における特にエミッタ領域及びペース鷺埴土の絶
縁膜を単結晶シリコンの熱酸化による二酸化シリコン層
によって形成することができ、しかもベース領域とエミ
ッタ領域とを自己整合によシ形成することができるので
、絶縁膜の絶縁性能が向上し、且つエミッターコレクタ
間シ璽−トも防止される。従ってバイポーラ型半導体装
置の信頼性及び製造歩留まシを向上することができる。
しかも前記ベース領域及びエミッタ領域を形成する際、
前記二酸化シリコン層上に窒化シリコン層が配設される
ことによ）、前記領域を画定する開口の窓開き精度を定
めることができ、かかる窓開き工程を再現性良〈実施す
ることができる。
前記二酸化シリコン層上に窒化シリコン層が配設される
ことによ）、前記領域を画定する開口の窓開き精度を定
めることができ、かかる窓開き工程を再現性良〈実施す
ることができる。
第１図は従来の半導体装置の製造方法における製造工程
を示す断面図、第２図乃至第１０図は本発明による半導
体装置の製造方法における製造工程を示す断面図である
。 図において。 ２１・・・・・・半導体基板 ２２・・・・・・埋没層 ２３・・・・・エピタキシャル層 ２４・・・・・・フィールド絶縁膜 ２６・・・・・・二酸化シリコン層 ２７・・・・・・窒化シリコン層 ２８・・・・・・多結晶シリコン層 ２９・・・・・・７オト・レジスト層 ３０．３５ａ、３５ｂ−ペース領域 ３１・・・・・・二酸化シリコン層 ３４・・・・・・多結晶シリコン層 ３６・・・・・・エミッタ領域 ３７・・・・・・ニオツタ電極 ３８・・・・・・ペース電極 ３９・・・・・・コレクタ電極 ４０・・・・・・コレクタコンタクト領域：＃、 １
図
を示す断面図、第２図乃至第１０図は本発明による半導
体装置の製造方法における製造工程を示す断面図である
。 図において。 ２１・・・・・・半導体基板 ２２・・・・・・埋没層 ２３・・・・・エピタキシャル層 ２４・・・・・・フィールド絶縁膜 ２６・・・・・・二酸化シリコン層 ２７・・・・・・窒化シリコン層 ２８・・・・・・多結晶シリコン層 ２９・・・・・・７オト・レジスト層 ３０．３５ａ、３５ｂ−ペース領域 ３１・・・・・・二酸化シリコン層 ３４・・・・・・多結晶シリコン層 ３６・・・・・・エミッタ領域 ３７・・・・・・ニオツタ電極 ３８・・・・・・ペース電極 ３９・・・・・・コレクタ電極 ４０・・・・・・コレクタコンタクト領域：＃、 １
図
Claims (1)
- 一導電型を有する半導体基体の表面に、二酸化シリコン
層、窒化シリコン層及び多結晶半導体層を順次形成し１
次いで、前記多結晶半導体層上に選択的にマスク層を配
設して後９反対導電型不純物を導入して前記半導体基体
に選択的に反対導電製領域を形成するとともに前記多結
晶半導体層に選択的に反対導電型不純物を導入し０次い
で前記反対導電型不純物が導入されない多結晶半導体層
を除去し１次いで前記多結晶半導体層を酸化物層に変換
し１次いで前記窒化シリコン層並びに該窒化シリコン層
下の二酸化シリコン層を選択的に除去して開口を形成し
１次いで前記開口を通して反対導電型不純物を導入１次
いで前記開口を通して一導電屋不純物を導入する工程を
有することを付置とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16975881A JPS5871654A (ja) | 1981-10-23 | 1981-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16975881A JPS5871654A (ja) | 1981-10-23 | 1981-10-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5871654A true JPS5871654A (ja) | 1983-04-28 |
| JPH0239093B2 JPH0239093B2 (ja) | 1990-09-04 |
Family
ID=15892299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16975881A Granted JPS5871654A (ja) | 1981-10-23 | 1981-10-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5762769A (en) * | 1995-03-29 | 1998-06-09 | Toa Electronics Ltd. | Method of measuring concentration of nonelectrolyte in electrolyte solution, method of preparing mixed solution containing electrolytes and nonelectrolytes and apparatus for preparing the solution |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5593258A (en) * | 1978-12-30 | 1980-07-15 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1981
- 1981-10-23 JP JP16975881A patent/JPS5871654A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5593258A (en) * | 1978-12-30 | 1980-07-15 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5762769A (en) * | 1995-03-29 | 1998-06-09 | Toa Electronics Ltd. | Method of measuring concentration of nonelectrolyte in electrolyte solution, method of preparing mixed solution containing electrolytes and nonelectrolytes and apparatus for preparing the solution |
| US5900136A (en) * | 1995-03-29 | 1999-05-04 | Toa Electronics Ltd. | Method of measuring concentration of nonelectrolyte in electrolyte solution, method of preparing mixed solution containing electrolytes and nonelectrolytes and apparatus for preparing the solution |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0239093B2 (ja) | 1990-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6231506B2 (ja) | ||
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
| JP2553030B2 (ja) | 集積回路構造体およびその製造方法 | |
| EP0030147A1 (en) | Method for manufacturing a semiconductor integrated circuit | |
| EP0070499A2 (en) | A method of producing a semiconductor device | |
| JPS5871654A (ja) | 半導体装置の製造方法 | |
| JPS6231507B2 (ja) | ||
| JPH0239091B2 (ja) | ||
| JPH0366815B2 (ja) | ||
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JPS6120141B2 (ja) | ||
| JP2518357B2 (ja) | 半導体装置及びその製造方法 | |
| JPS58142573A (ja) | 半導体集積回路およびその製造方法 | |
| JPH0252859B2 (ja) | ||
| JPS61251165A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPS5950540A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6117144B2 (ja) | ||
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0564457B2 (ja) | ||
| JPH0350863A (ja) | 半導体集積回路の製造方法 | |
| JPH0628262B2 (ja) | 半導体装置の製造方法 | |
| JPS6022828B2 (ja) | 半導体装置の製造方法 | |
| JPH02305467A (ja) | 半導体集積回路の製造方法 |