JPS5870565A - 集積回路の電源供給回路 - Google Patents
集積回路の電源供給回路Info
- Publication number
- JPS5870565A JPS5870565A JP56168668A JP16866881A JPS5870565A JP S5870565 A JPS5870565 A JP S5870565A JP 56168668 A JP56168668 A JP 56168668A JP 16866881 A JP16866881 A JP 16866881A JP S5870565 A JPS5870565 A JP S5870565A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analog
- digital
- circuits
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000003321 amplification Effects 0.000 abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアナログ回路とディジタル回路が同一チップ上
にあるコンプリメンタリ・メタルオキサイドセミコンダ
クタ(以後C−′Mo8と略記する)集積回路の基板電
位供給方法に関するものである。
にあるコンプリメンタリ・メタルオキサイドセミコンダ
クタ(以後C−′Mo8と略記する)集積回路の基板電
位供給方法に関するものである。
従来からのC−MO8回路は主にディジタル回路用に考
えられてきていた。最近、C−MO8構造上に比較的容
易に容量を付加するプロセスが実現された。その結果、
高利得のアナログ回路なC・M)8構造により実現し得
、さらに同一チップ上にディジタル回路を混在させるこ
とが可能となった。ところが、ここでアナログ回路とデ
ィジタル回路を混在させた故に次の問題点を生じもつま
り、ディジタル回路内でC−Mo5構造を構成するP−
チャネルM)8 )ランジスタとN−チャネルM)8ト
ランジスタ(以後P−MO8TR8,N−MOB Tμ
sと略嘴)が過渡的に同時にONする入力電圧範囲が存
°在し、。
えられてきていた。最近、C−MO8構造上に比較的容
易に容量を付加するプロセスが実現された。その結果、
高利得のアナログ回路なC・M)8構造により実現し得
、さらに同一チップ上にディジタル回路を混在させるこ
とが可能となった。ところが、ここでアナログ回路とデ
ィジタル回路を混在させた故に次の問題点を生じもつま
り、ディジタル回路内でC−Mo5構造を構成するP−
チャネルM)8 )ランジスタとN−チャネルM)8ト
ランジスタ(以後P−MO8TR8,N−MOB Tμ
sと略嘴)が過渡的に同時にONする入力電圧範囲が存
°在し、。
これに寄因する貫通電流がディジタル回路部の電源ライ
ンを流れる。この結果、ディジタル部の電源ラインには
配II(主にアル建ニウム配線)抵抗に応じた雑音電圧
を発生する。
ンを流れる。この結果、ディジタル部の電源ラインには
配II(主にアル建ニウム配線)抵抗に応じた雑音電圧
を発生する。
この電源ラインに混入した雑音電圧が、そのままアナロ
グ部への電源2インに混入すると、アナログ部での微弱
な入力信号にこの雑音電圧が重畳し、アナログ部での増
幅動作に障害を与えると言う問題がある。
グ部への電源2インに混入すると、アナログ部での微弱
な入力信号にこの雑音電圧が重畳し、アナログ部での増
幅動作に障害を与えると言う問題がある。
本発明の目的は、上記した問題点をなくし、アナログ回
路とディジタル回路を同一チップ上に乗せ、かつ安定な
増幅動作を行な5 C−Ml)8集積回路を提供すると
とkある。
路とディジタル回路を同一チップ上に乗せ、かつ安定な
増幅動作を行な5 C−Ml)8集積回路を提供すると
とkある。
上記の目的を達成するために本発明は、ディジタル回路
部とアナ四グ回路部とに独立な電源供給端子を単独にも
うけたところに特徴がある。
部とアナ四グ回路部とに独立な電源供給端子を単独にも
うけたところに特徴がある。
第1図に本発明の一実施例による、具体的なレイアウト
図、第2図に集積回路の断面図を示す。第1図において
、1は集積回路が搭載されているシリコンチップであり
、2.3はアナ膣グ回路のセル、 4,5,6.7はア
ナログ回路とディジタル回路へ供給される電源用パッド
であり、パッドより実線で示したものはアルオニウム配
線である。8はディジタル回路の二ニットセルであり9
〜21は集積回路の入出力用パッド群である。これらの
パッド群は第2図に示したように配@24を介してリー
ドフレーム25 K接続され外部回路と接続されるもの
である。このようにアナログ回路とディジタル回路との
電源供給配線を別個に設けるととKより、両者間にフィ
ルタ等を設けることが可能となり前述したディジタル回
路の動作時の雑音電圧がアナログ回路に混入することを
防ぐことが可能となるものである。さらに上記したよう
な電源供給手段をとるととにより、アナログ回路とディ
ジタル回路へ供給する最適な電圧を別個に設定すること
が出来、かつ電源を別々に制御することも出来、省電力
効果にもつながる長所を持つことになる。
図、第2図に集積回路の断面図を示す。第1図において
、1は集積回路が搭載されているシリコンチップであり
、2.3はアナ膣グ回路のセル、 4,5,6.7はア
ナログ回路とディジタル回路へ供給される電源用パッド
であり、パッドより実線で示したものはアルオニウム配
線である。8はディジタル回路の二ニットセルであり9
〜21は集積回路の入出力用パッド群である。これらの
パッド群は第2図に示したように配@24を介してリー
ドフレーム25 K接続され外部回路と接続されるもの
である。このようにアナログ回路とディジタル回路との
電源供給配線を別個に設けるととKより、両者間にフィ
ルタ等を設けることが可能となり前述したディジタル回
路の動作時の雑音電圧がアナログ回路に混入することを
防ぐことが可能となるものである。さらに上記したよう
な電源供給手段をとるととにより、アナログ回路とディ
ジタル回路へ供給する最適な電圧を別個に設定すること
が出来、かつ電源を別々に制御することも出来、省電力
効果にもつながる長所を持つことになる。
以上述べたように本発QIHCよれば高増幅度を持った
増幅器をディジタル回路と同−集積回路上に混在させた
際に問題となっていたディジタル回路部で発生する雑音
電圧が増幅器に与える影響を低減でき、かつ前述したよ
うな長所を持つことができる。
増幅器をディジタル回路と同−集積回路上に混在させた
際に問題となっていたディジタル回路部で発生する雑音
電圧が増幅器に与える影響を低減でき、かつ前述したよ
うな長所を持つことができる。
1141図は本発明の一実施例を示すレイアウト図、纂
2図は集積回路の構造を示す断面図である。 1・・・シリコンチップ 2.5・・・アナログ回路セル 8・・・ディジタル回路セル 4〜7,9〜21・・・パッド 25・・・リードフ
レーム代理人弁塊士 薄 1)利 幸
2図は集積回路の構造を示す断面図である。 1・・・シリコンチップ 2.5・・・アナログ回路セル 8・・・ディジタル回路セル 4〜7,9〜21・・・パッド 25・・・リードフ
レーム代理人弁塊士 薄 1)利 幸
Claims (1)
- コンプリメンタリ・メタルオキサイド セミコンダクタ
構造を持ち、アナログ回路とディジタル回路を同一チッ
プ上に具備した集積回路において、該集積回路に電源を
供給する電源回路を、アナログ部とディジタル部に分け
て、各々独立に集積回路の端子より電源供給することを
特徴とした集積回路の電源供給回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56168668A JPS5870565A (ja) | 1981-10-23 | 1981-10-23 | 集積回路の電源供給回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56168668A JPS5870565A (ja) | 1981-10-23 | 1981-10-23 | 集積回路の電源供給回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5870565A true JPS5870565A (ja) | 1983-04-27 |
JPH0330303B2 JPH0330303B2 (ja) | 1991-04-26 |
Family
ID=15872279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56168668A Granted JPS5870565A (ja) | 1981-10-23 | 1981-10-23 | 集積回路の電源供給回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5870565A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6398872A (ja) * | 1986-10-15 | 1988-04-30 | Rohm Co Ltd | アナログ・デイジタルic |
JPS6424857U (ja) * | 1987-08-05 | 1989-02-10 | ||
JPH01258459A (ja) * | 1988-04-08 | 1989-10-16 | Seikosha Co Ltd | 電池を電源とした集積回路 |
JPH0290666A (ja) * | 1988-09-28 | 1990-03-30 | Nec Corp | 集積回路の電源配線構造 |
JPH02143553A (ja) * | 1988-11-25 | 1990-06-01 | Nec Corp | 半導体装置 |
JPH02110352U (ja) * | 1989-02-21 | 1990-09-04 | ||
JPH02110818U (ja) * | 1989-02-22 | 1990-09-05 | ||
JPH02238657A (ja) * | 1989-03-13 | 1990-09-20 | Fujitsu Ltd | 半導体装置 |
JPH03102913A (ja) * | 1989-09-15 | 1991-04-30 | Rohm Co Ltd | Cmos回路のインターフェイス |
WO1993009599A2 (en) * | 1991-10-30 | 1993-05-13 | Harris Corporation | Analog-to-digital converter and method of fabrication |
US5649160A (en) * | 1995-05-23 | 1997-07-15 | Microunity Systems Engineering, Inc. | Noise reduction in integrated circuits and circuit assemblies |
US6219909B1 (en) | 1990-11-28 | 2001-04-24 | Hitachi, Ltd. | Method of mounting disk drive apparatus |
JP2016025199A (ja) * | 2014-07-18 | 2016-02-08 | セイコーエプソン株式会社 | 回路装置、電子機器及び移動体 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5420680A (en) * | 1977-07-18 | 1979-02-16 | Hitachi Ltd | Large scale integrated circuit |
-
1981
- 1981-10-23 JP JP56168668A patent/JPS5870565A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5420680A (en) * | 1977-07-18 | 1979-02-16 | Hitachi Ltd | Large scale integrated circuit |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6398872A (ja) * | 1986-10-15 | 1988-04-30 | Rohm Co Ltd | アナログ・デイジタルic |
JPS6424857U (ja) * | 1987-08-05 | 1989-02-10 | ||
JPH01258459A (ja) * | 1988-04-08 | 1989-10-16 | Seikosha Co Ltd | 電池を電源とした集積回路 |
JPH0290666A (ja) * | 1988-09-28 | 1990-03-30 | Nec Corp | 集積回路の電源配線構造 |
JPH02143553A (ja) * | 1988-11-25 | 1990-06-01 | Nec Corp | 半導体装置 |
JPH02110352U (ja) * | 1989-02-21 | 1990-09-04 | ||
JPH02110818U (ja) * | 1989-02-22 | 1990-09-05 | ||
JPH02238657A (ja) * | 1989-03-13 | 1990-09-20 | Fujitsu Ltd | 半導体装置 |
JPH03102913A (ja) * | 1989-09-15 | 1991-04-30 | Rohm Co Ltd | Cmos回路のインターフェイス |
US6219909B1 (en) | 1990-11-28 | 2001-04-24 | Hitachi, Ltd. | Method of mounting disk drive apparatus |
US6856482B2 (en) | 1990-11-28 | 2005-02-15 | Hitachi, Ltd. | Disk drive apparatus and method of mounting same |
US7227712B2 (en) | 1990-11-28 | 2007-06-05 | Hitachi Global Storage Technologies Japan, Ltd. | Disk drive apparatus and method of mounting same |
WO1993009599A2 (en) * | 1991-10-30 | 1993-05-13 | Harris Corporation | Analog-to-digital converter and method of fabrication |
US5649160A (en) * | 1995-05-23 | 1997-07-15 | Microunity Systems Engineering, Inc. | Noise reduction in integrated circuits and circuit assemblies |
JP2016025199A (ja) * | 2014-07-18 | 2016-02-08 | セイコーエプソン株式会社 | 回路装置、電子機器及び移動体 |
Also Published As
Publication number | Publication date |
---|---|
JPH0330303B2 (ja) | 1991-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5870565A (ja) | 集積回路の電源供給回路 | |
ATE144661T1 (de) | Klasse-d ausgangsverstärker in bicmos für hörhilfegerät | |
JP2944243B2 (ja) | 半導体集積回路 | |
HK1006492A1 (en) | Semi-conductor integrated circuit including protection means | |
JP2549236B2 (ja) | 切換可能電圧発生回路 | |
JPH0191453A (ja) | 固体撮像装置 | |
US5168341A (en) | Bipolar-cmos integrated circuit having a structure suitable for high integration | |
JP2741712B2 (ja) | 半導体集積回路装置 | |
JP2004063057A (ja) | 半導体装置 | |
JP2697299B2 (ja) | 差動増幅用mos半導体回路 | |
JPS5870564A (ja) | 集積回路の電源供給回路 | |
JP2641960B2 (ja) | 半導体集積回路の自動レイアウト方式 | |
JPH02280412A (ja) | バイ・mos半導体集積回路 | |
JPS57138170A (en) | Semiconductor integrated circuit device | |
JP2531833B2 (ja) | レベル変換回路 | |
JPS6432647A (en) | Semiconductor integrated circuit device | |
JPS6211240A (ja) | 半導体装置 | |
JPS63161A (ja) | 電荷結合装置の出力回路 | |
JP2000134079A (ja) | 半導体集積回路 | |
JPH03810B2 (ja) | ||
JPS60102022A (ja) | 半導体集積回路装置 | |
JP2002353325A (ja) | 半導体装置 | |
JPH0325952A (ja) | バイポーラcmos混在型半導体集積回路 | |
JPH06112320A (ja) | 半導体集積回路 | |
JPS5923558A (ja) | 半導体集積回路 |