JPS5868787A - Ｃｒｔデイスプレイ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は大きさの異なる文字を混在して表示できるＣ
ＲＴディスプレイ制御装置に関する。

従来のこの種ＣＲＴディスプレイ制御装置としては種々
あるがいずれも構成が複雑化する欠点があった０ この発明はこのような欠点を除去する為になされたもの
で２種の大きさの異なる文字を混在して表示することを
簡単な構成にて実現できるＣＲＴディスプレイ制御装置
を提供することを目的とする。

この発明ｊｄ文字ド、トデータに変向する前のコードデ
ータに使用されるビット０１ビットヲ拡大文字か盃かの
判定用ビ、１・とし、ｌｌＴｌ常は文字ドツトデータを
表示ドツトタイミングクロック発生器からのタイミング
クロックでタイミングをとってＣＲＴディスプレイに出
力して文字表示し、拡大は文字ドツトデータを上記タイ
ミングクロ、りの２倍の信けでタイミングをとってＣＲ
Ｔディスプレイに出力して表シｆｋ文字を画面水平方向
に２倍に拡大して文字表示するようにしだものである。

以下、この発明の実施例を図面を参照して説明する。

この実７ｊｆ！ｊ例ではＣＲＴディスブＩ／イとして画
面表示文字数が水平３２文字×１６行の５１２ｆ固で、
各文字が水平方向７ドツト、垂ｔｒ１方向９ドツトで構
成さガ、かつ文字間隔が水平方向１ド、１・、垂直方向
４ドツトのものを使ｊ１１する。寸だ水平１１ζ動信け
が１５．７５　ｋ■■ｖ、　Ｓ垂直駆動信号が６旧（ｚ
の通常のものを使用する。

このようなＣＲＴディスプレイで１寸水平方向のドツト
数は（７＋１　）ドツト×３２−文字−２５６ドツトと
なる。そしてＣＲＴディスプレイの水平最適表示時間４
３．０μｓｅｃより１ドツト当りの表示時間は４３０μ
Ｓｅｅ÷２５６ド、トニ１６７、≦ｉ　ｎ５ｅｃ（５，
９５３５■（ｚ）となるが、水平、駆動信月の１５．７
５　ｋＦ（ｚを正確に得るだめに図中１の表示ドツトタ
イミングクロック発生器の出力タイミングクロックＣＬ
■（１を５．９２２　Ｍｒ−Ｉｚとしている。すよりち
表示ドツトタイミングクロック発生器１からのタイミン
グクロックＣＬＫ１を８進カウンタ２を介し、さらに４
７逆カウンタ３を介して１５．７５１＜Ｈｚの水平駆動
信号ｆ１を得るようにしている。そして４７進カウンタ
３出力を１３進カウンタ４を介し、さらに２０進カウン
タ５を介して略６０　Ｈ７，にし垂直駆動信号ｆ２を得
るようにしている。なお、表示ドツトタイミングクロッ
ク発生器１の発振周波数を５．９２２■（２とすると１
ドツト当りの水平表示時間は５．９２２　ＭＨｚ÷２５
６＝２３．１３２８ｋＨｚ　　（４３，２２８６μｓｅ
ｃ　　）と々す、水平最適表示時間４３．０ｔｔａｅｃ
に対して０．２２８６μｓｅｃオーバーするが、この程
度であれば文字がゆがむことなく表示されるので問題は
ない。前記８進カウンタ２からはクロックの２倍分周信
Ｍ’　２ＣＬＫ　１及び第１のロード信号ＬＯＡＤＯＩ
を得るプこめの侶弓Ｔ、ＡＴＣＨＯをそれぞれ出力する
ようにしている。図中６はＣＲＴディスプレイの表示文
字数と同一の割付け、すなわちＲＡＭの４０００〜４１
Ｆｌｉ’の５１２バイトを割伺けているビデオコードレ
ジスタ、７はキャラクタジェネレータである。前記４７
進カウンタ３のデータはデータセレクタ８を介して前４
己ビデオコードレジスタ６のアドレスん〜Ａ４に与えら
れ、前４己２０進カウンタ５のデータは上記データセレ
クタ８を介して上記ビデオコードレジスタ６のアドレス
Ａ５〜Ａ８に辱えられ上記ビデオコードレジスタ６の呼
出しアドレスを決めている。

前ｄ己ビデオコードレジスタ６には寸だアドレス・バス
９からデータセレクタ８を介［７てアドレスデータがア
ドレスＡｏ−Ａ８に轢えられるようになっている。この
アドレス・バス９からアドレス５− データが与えられる場合はＣＲＴディスプレイ画面の内
容を変化させる場合でアドレス・バス９からのアドレス
指定によって書き込みアドレスを決め、このときはデー
タ・バス１ｏからバスバッファ１）に格納されたデータ
がデータ・バス１２を介してビデオコードレジスタ６に
格納されるようになっている。この揚台ＲＡＭの格納領
域が４０００〜４１ＦＦとなるためデコーダ１３を介し
てＲＡＭの４０００領域を指定し、４０００領域におけ
る０００〜ＩＦＦをデータセレクタ８出力にて指定する
ようにしている。前記ビデオコードレジスタ６への書込
み、呼出しの切換えはリード・ライト信号■鼎０にて行
い、データセレクタ８もこの信号の切換わりに同期して
アドレスデータの出力を選択するようにしている。前記
キャラクタジェネレータ７は前記１３進カウンタ４のデ
ータがアドレスＡ。−Ａ３に与えられ、前記ビデオコー
ドレジスタ６のコードデータがアドレスＡ４〜ＡＩＯに
与えられ文字ドツトデータをシフトレジスタ１４にロー
ドするようにしている。

＝６一 前記キャラクタジェネレータ７　ｉ・つぉけるアドレス
Ａ。−Ａ３は間隔もａめた１文字の組直方向ドツト１イ
の１３行を指定するアト１／スに外っている。

前記シフトレジスタ１４はデータセレクタＩ５からクロ
ック信号とロード化−けを力えられ、ロートイ昌−弓に
てキャラクタジェオレータ７がらの文字ド、トデータを
ロードし、クロック信号にてロードした文字ドツトデー
タを１ド、トずっビブオ信号としてＣＲＴディスプレイ
へ出力するようにしている。前記データセレクタ１５に
は前記表示ドツトタイミングクロック発生：（：ｆ　１
からのクロック信号ＣＬＫ　１及び第１のロード化＋じ
発生手段１６からの第１のロード信号Ｔ、０ＡＩ）０１
が人力さね。

るとともに前記８進カウンタ２からのクロ、り信号２Ｃ
ＬＫ１及び第２のロード信創発牛手段１７からの第２の
ロートイ？１号ＬＯＡＩ）０２が入力されている。寸だ
前り己データセレクタ１５（ｌこはクロック信瀉ＣＴ、
＋（１及び第１のロード化りＬＯＡＤＯ７を出力させる
かクロック信号２ＣＬＫ　１及び第２の「ツー　ド信号
ＬＯＡＤＯ２を出力させるかを選択するセレクト信号Ｓ
Ｅが入力されている。前記第１のロード信号発生手段１
６は２人力論理積回路１８と２人力論理和回路１９とで
構成され、−Ｆ記論理積回路１８の一方の入力端に前記
４７進カウンタ３のカウントアツプ出力を入力し、他方
の入力端に前記２０進カウンタ５のカラン］・アップ出
力を入力し、上記論理和回路１９の一方の入力端に上記
論理積回路１８出力を入力し、他方の入力端に前記８進
カウンタ２からの信号ＬＡＴＣＨＱを入力している。そ
して前記論理第１１回路１９から第１のロード・信号Ｌ
ＯＡＤＱ　１・！：ｉ、ｌ：ｌ力するようにしている。

前記第２のロード信号発生手段１７は第１．第２の２人
力アンド回路２０，２１゜２人力論理和回路２２，２人
カナンド［０１路２３゜第１．第２のフリップフロ、プ
２４，２５とで構成され、第１のアンド回路２０の両入
力端には前記８進カウンタ２からのクロック信号２ＣＬ
Ｋ１をさらに２倍に分周した信号４ＣＬＫ　１とその信
号４ＣＬＫ　１をさらに２倍に分周した信号８ＣＬＫ７
．とびそれぞれ入力されている。前記第１のフリ、ブフ
ロ、プ２４のＤ人力監１子には前記ビデオコードレジス
タ６におけるコードデータの最上位ドツトにＩｔ　Ｉ　
ＩＩが立っているときに発生する信号ＣＤＢを入力する
とともにＣＬＴ（入力端子には前記第１のアンド回路２
ｏの出力を入力している。また前記第１のフリップフロ
ップ２４のＣＬ入力端子にはＶ（・Ｃ電圧信号を入力し
ている。前記第２のアンド回路２１はその一方の入力端
に前記第１のアンド回路２０出力を入力するとともにそ
の他方の入力端に前記第１のフリ２ブフロ、プ２４のＱ
出力端子出力を入力している。前記論理和回路２２はそ
の一方の入力端に前記第１のフリ、プフロ、ブ２４のＱ
出力端子出力を入力するとともに前記第２のフリップフ
ロ、プ２５のＷ出力端子出力を入力している。

前記第２のフリップフロップ２５はそのＴ入力端子に前
記第２のアンド回路２１出力を入力し、そのＤ入力端子
に自己の百出力端了−出力を入力し、そのＳ入力端子に
Ｖｃｃ’醒圧信号を入力し、かつそのＲ入力端子に前記
論理和回路２２出力９− を入力１−でいる。前記ナンド回路２３はその一方の入
力端に前記第１のアンド回路２ｏ出力を入力するととも
に前記第２のフリップフロップ２５のＱ出力１瑞子出力
を入力している。そして前記ナンド回路２３から第２の
ロード信月ＬＯＡ、ＤＯ２を出力するようにしている。

壕だ前記第１のフリ、ブフロップ２４のＱ出力瑞子から
セレクト洛号ＳＥをｌｌｉ力するようにしている。

前記第１のフリップフロップ２４はＣＬＫ入力端子に信
号方入力されるとそのときのＤ入力端子の状態を記ｆ’
ｔＶ　Ｌ　、Ｄ入力、ｌｉ、ｌ＃−１，）がハイレベル
のときセットされてＱ出力瑞子からハイレベル信号を出
力するようにしている。前記第２のフリップフロ、グ２
５ばＴ入力端子−にハイレベル信号が人力されるとその
ときのＤ入力端子の状態を記憶し、かつＲ入力端子に信
号が入力されると強制的にリセットされるようになって
いる。

このような構成の本発明実施例においては表示ドツトタ
イミングクロック発生器１から第２図の０）に示す５．
９２２　ＭＨｚのクロック信号ＣＬＫＩが出力され、１
０− このクロックｆｃ’ｔ　ケＣＬＫ　１が２倍＋　４　倍
１８倍に分周されてそれぞれ第２図の（ロ）、（ハ）、
（ロ）に示すクロック信号２ＣＬＫ　１　、４ＣＬＫ　
１　、８ＣＬＫ　１が出力される。クロ、り信号ＣＬＫ
Ｚは−まだｓ　；Ｍカウンタ２及び４７進カウンタ３を
介して１５．７５　ｋｌ（ｚの水子駆動信号ｆ１が作ら
れ、さらに１：３進カウンタ４及び２０進カウンタ５を
介して６０　Ｈｚの垂直駆動信号ｆ２が作られる。ビデ
オコードレジスタ６はデータセレクタ８を介して４７進
カウンタ３のデータ及び２０進カウンタ５のデータを第
２図の（ホ）に示すタイミングでアドレスＡ。−八８に
人力され、対応するコードデータを第２図の（へ）に示
す”　ＶＡＬＩＤ”タイミングで出力しキャラクタジェ
ネレー　タフのアドレスＡ４〜Ａ１゜に入力される。一
方キャラクタジェネレータ７のアドレスＡｏ〜Ａ３１（
ば１３進カウンタ４の内容が入力される。しかしてキャ
ラクタジェネレータ７からコードデータに対応した文字
のド、２トデ−タが出力される。

今呼出され／Ｃコードデータの最上位ピットが”　Ｏ”
に々っていると信弓Ｃ１〕Ｂがローレベルとなっている
から力１のアンド回路２０から第２図の０］で示すよう
に８分周タイミングでクロック信号４ＣＬＫ　１が入力
されても第１のフリップフロップ２４はリセット状態を
保持しており、データセレクタ１５けクロック信号ＣＬ
Ｋ　１及び第１のロード信号ＬＯＡＤＯ１をシフトレジ
スタ１４に入力させる９　５１に々っている。しかして
シフトレジスタ１４は第２図の（ト）に示すタイミング
で入力される第１のロード１６号ＬＯＡＤＯ１によって
キャラクタジェネレータ７からの文字ドツトデータを羽
込み、クロック信号ＣＬＫ　１のタイミングでシフト制
御して文字ドツトデータを１ドツトずつビデオ（Ｍ　１
５としてＣＲＴディスプレイへ出力する。しかしてＣＲ
Ｔディスプレイには第３図に示すように例えば「Ａ−１
という文字がキャラクタジェネレータ７に格′Ａ１１１
されている文字ドツトに対応しだド、）ｆｉで友示され
ることになる。

壕だ呼出されたコードガータの最上位ピットに′１″が
立っていると１ｉｉ号Ｃｒ１Ｂがノ・イレベルにあるか
ら４″口のアンド回路２６　ｔｌｉ力が第１（○フリッ
プフロップ２４のＣＬＫ入力＋；；；、！子に入力され
るタイミングでそのフリッゾフｒｙ　、プ２４が第２図
の（ヌ）に示すようにセットし、Ｑｌ［１力婦子出力を
）・イレベルにする。しかしてデータセレクタ１５には
セレクト悟−′ｒ２ＳＥが人ノー１され、データセレク
タ１５はクロック信号２ＣＬＫ７及び２官２のｒコード
１６号ＬＯＡＤＯＡをシフトレジスタ１４に人力させる
状態に切（負わる。捷／こ；゛へ２のフリップフロップ
２５は第１のアンド１１］冒１”；１２０出力峻び第１
のフリップフロップ２４のＱ出力端子出力がノ・イレベ
ルになるタイミングでＴ入力端子にノ・イレベル信睦が
人力されＤ入力端子のノ・イレベル状態によりセ、７ト
されＱ出力端子出力をハイレベルにする。しかしてナン
ドＶ＋−ｉｌ路２３から第２図の（男に示す１″うに第
２のロード信号ＬＯＡＴ’）　０２が出力される。しか
してシフトレジスタ１４は第２図のく１ハに示すタイミ
ングで人力される第２のロード信号ＬＯＡＤＯ，？によ
ってキャラク１３− タフェネレータ７かも文字ドツトデータを取込み、クロ
ック信じ２ｃＬｒぐ１のタイくンクでシフト制飼１して
文字ドツトデータを１ドツトずつビデオ信号としてＣＲ
Ｔディスプレイへ出力する。一方ＣＲＴディスプレイに
おいては表示ドツト制御がクロック信号ＣＬＫ　ｌと同
一タイミングで行われるからシフトレジスタ１４から出
力される各ドツトデータはＣＲＴディスプレイにおいて
２回ずつ表示制御されることになる。しかしてＣＲＴデ
ィスプレイには第４図に示すようにｒＡＪという文字が
キャラクタジェネレータ７に格納されている文字ドツト
を水平方向に２倍に拡大したドツト数で表示されること
になる。

このようにキャラクタジェネレータ７の文字ドツトをそ
のままでシフトレジスタ１４から出力するビデオ信号の
出力タイミング時間を２倍にするのみの簡単な構成によ
って水平方向に２暗に拡大した文字をＣＲＴディスプレ
イに表示することができる。そして拡大の指定はビデオ
コードレジスタ６に格納されているコードデータ１４− の最上位ピットを使用して１文字毎に行っているので、
ＣＲＴディスプレイに対して＝ｉの大きさの文字及びそ
の文字の２倍の大きさの文字を混在させて表示させるこ
とが容易にできる。

以上詳述したようにこの発明によれば簡単な構成で基準
文字とその文字を水平方向に２倍、こ拡大した文字とを
混在してＣＲＴディスプレイに表示させることができる
ＣＲＴディスプレイ制御装置を提供できるものである。

【図面の簡単な説明】

図はこの発明の実施例を示すもので、第１図は回路図、
第２図は各部の入・出力波形図、第３図は基準文字の表
示図、第４図は拡大文字の表示図である。 １・表示ドツトタイミングクロック発生器、２．３．４
．５・・・カウンタ、６・　ビデオコードレジスタ、７
・・キャラクタジェネレータ、１４・・・シフトレジス
タ、１５・・・データセレクタ、１６・・第１のロード
信号発生手段、１７・・・第２のロード信号発生手段。 １５−

Claims (1)

【特許請求の範囲】
1. ＣＲＴディスプレイの表示文字数と同一の割付けをもつ
   ビデオコードレジスタと、表示ドツトタイミングクロ、
   り発生器と、上記ビデオコードレジスタのコードデータ
   に基づいて文字ドツトデータを上記クロック発生器出力
   を分周して得られるドツト行指定信号に基づいて出力す
   るキャラクタジェネレータと、このキャラクタジェネレ
   ータから出力される文字ドツトデータを取込み上記ＣＲ
   Ｔディスプレイへビデオ信号を所定のタイミングで順次
   出力するシフトレジスタと、上記クロック発生器出力を
   分周して得られる１文字の水平方向ドツト表示時間に同
   期した第１のロード信号を発生する手段と、上記クロッ
   ク発生器出力を分周して得られる１文字の水平方向ドツ
   ト表示時間の２倍の時間に同期した第２のロード信号を
   発生する手段と、上記ビデオコードレジスタのコードデ
   ータにおける１ビツトの内容によって−Ｆ記第１のロー
   ド信号とともに上記クロック発生器出力全シフト制御信
   号として上記シフトレジスタに出力するか、上記第２の
   ロード信号とともに上記クロック発生器出力を２倍に分
   周した信号をシフト制御信号として上記シフトレジスタ
   に出力するかを選択するデータセレクタとを具備してな
   ることを特徴とするＣＲＴディスプレイ制御装置。