JPS5867031A - 半導体集積回路とその製造方法 - Google Patents

半導体集積回路とその製造方法

Info

Publication number
JPS5867031A
JPS5867031A JP57164797A JP16479782A JPS5867031A JP S5867031 A JPS5867031 A JP S5867031A JP 57164797 A JP57164797 A JP 57164797A JP 16479782 A JP16479782 A JP 16479782A JP S5867031 A JPS5867031 A JP S5867031A
Authority
JP
Japan
Prior art keywords
semiconductor
film
insulating
integrated circuit
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57164797A
Other languages
English (en)
Inventor
ヘルベルト・ロロフ
ハインツ・ミツトレ−ナ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens AG
Original Assignee
Siemens Schuckertwerke AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens AG filed Critical Siemens Schuckertwerke AG
Publication of JPS5867031A publication Critical patent/JPS5867031A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、耐電圧強度および電気シールド性を高めるた
めに半導体集積回路の機能ユニットを体膜と、この半絶
縁半導体膜上に設けられた絶縁膜とを有する半導体集積
回路とその製造方法に関するものである。
雑誌”　ＩＢＥＥＴｒａｎｓａｃｔｉｏｎ　ｏｎ　Ｅｌ
ｅｃｔｒｏｎＤｅｖｉｃｅｓＩＩ、Ｖｏｌ、ＥＩ）−２
３、Ａ８　、Ａｕｇｕｓｔ　１９７６゜８２６〜８３０
ページにより、表面バシベーショ／のために半絶縁多結
晶シリコン膜を用いれば、大きな耐電圧強度および従っ
て大きな信頼性を有する高圧トランジスタが得られると
いうことは公知である。その場合、化学的にガス相から
析出され、酸素または窒素原子でドーピングされた多結
晶シリコン膜が用いられる。この多結晶シリコン膜の上
には、高電圧動作時の絶縁破壊を防止するために、酸化
シリコン膜を設けることができる。
〜 しかし、このような多結晶シリコン膜は、多結晶状態に
基づいて粒界効果を有する導電性クリスタリットが存在
することから、電気抵抗の再生性が悪いという欠点を持
っている。また、この種の多結晶膜は、多結晶シリコン
膜を載置している単結晶半導体基体の表面にまで湿気が
浸入するのを防止するのに十分な程の緻密さは持ってい
ないＯしかも前記刊行物の提案によれば、感湿性を低下
させるために窒素によるドーピングが考慮されている−
０しかし、それは比較的コストがかかる０というのは、
多結晶シリコン膜の電気抵抗を確定するための酸素ドー
ピングと共に、感湿性を低下させるためのもう一つのド
ーピングが必要になるからである。
本発明の目的は、半導体集積回路の耐電圧強度を高める
改良された可能性を提供することにある。
この目的は本発明によれば、初めに述べた型の半導体集
積回路において、半絶縁半導体膜をアモルファス半導体
材料から成る膜とすることによって達成される。
さらに本発明によれば、機能ユニットの製造のだめのド
ーピング工程の後、半導体基体の表面から、ドーピング
工程の際に利用された酸化膜を全表面にわたって除去す
る半導体集積回路の製造方法において、機能ユニットを
含む半導体基体上にアモルファス半導体材料から成る膜
を設け、次いでこの膜をナンバ処理する。
本発明のその他の実施態様については特許請求の範囲第
１項、第７項以外の項に記載されている。
次に図面に示す実施負を参照して本発明をさらに詳細に
説明する。
図は、回路の機能ユニットとしてトランジスタを有する
バイポーラ半導体集積回路の要部を示すものである。
図に略示されている半導体集積回路は通常のように単結
晶半導体材料、特に−導電型のシリコンから成る基板１
を持っている。この基板１の上に第２の導電型の層２が
エピタキシャル成長によって構成されている。基板１と
同一の導電型の通常の絶縁拡散領域３によって、絶縁さ
れたおけ状領域２Ｉが形成されている。この領域２′は
機能ユニット、ここでは半導体集積回路のトランジスタ
、を収める６に用いられる。その場合、トランジスタは
、埋込み層４、コレクタとしての絶縁されたおけ状領域
２′、ペースとしての領域５、およびエミッタとしての
領域６によって形成される。高ドーピング領域７はコレ
クタ接続領域として用いられる。
以上の半導体集積回路の表面上に、本発明に従い、この
集積回路の耐電圧強度および電気シールド性を高めるた
めに、アモルファス半導体材料、特にアモルファスシリ
コンから成る半導体膜８が設けられている。このアモル
ファス半導体膜８は好ましくは電子ビーム蒸着またはス
パッタリングによって設けられる。このアモルファス半
導体膜８は、好ましくは、酸素含有量が１０チ以下、導
電率が１０−１０　程度、厚さが１（＋−５００ｎｍ程
度、特に好捷しくは５Ｑｎｍである。
アモルファス半導体膜８の上に絶縁膜、例えば窒化シリ
コン膜９が設けられ、この窒化シリコン膜９を貫通して
半導体集積回路の機能ユニットが図にはトランジスタの
接触形成のためエミッタ端子１０、ベース端子１１、お
よびコレクタ端子１２が略示されている。
このような半導体集積回路は本発明に従って次のように
して作られる。
エミッタ６のための拡散が終わると、その拡散の際半導
体基体１．２の表面上に適用された酸化物が全表面にわ
たって除去され、次いでアモルファスシリコン膜８が好
ましくは蒸着またはスパッタリングによって半導体基体
１，２の温度を１００〜３５０℃、特に２００’ｅにし
て設けられる。続いて、このアモルファスシリコン膜８
が好ましくは２５０〜５００℃程度の温度でテンバ処理
される。次いで例えば酸化シリコンまたは窒化シリコン
の形の絶縁膜９が公知の方法により５ｏｏ℃以下の温度
で析出される。製造の他のプロセス、例えば接触電極１
０，１１．１２の製造プロセスは半導体集積回路の通常
の製造方法に従って行われる。
上述のＨＦ方法はすべてのバイポーラ半導体集積回路、
特［ｎｐｎ）ランジスタやラテラルおよびバーチカルｐ
ｎｐ）ランジスタに一般的に適用できるものである。さ
らに本発明の方法はＭＯ８回路にも適しているが、その
場合、ＭＯＳ）ランジスタのゲート酸化膜は酸化膜エツ
チングの際フォト技術を用いて残しておかなければなら
ない。
本発明に従って構成された半導体集積回路およびその製
造方法は次のような利点を持っている。
例えば絶縁膜９上を走る導体路（図示せず）によって形
成される寄生ＭＯＳチャンネルは３００Ｖという非常に
高い動作電圧を持っている。さらに、安定した高い阻止
電圧を有する。それによって、信頼度が高く、高阻止性
の集積回路の製造が可能となす、１−かもその場合、素
子の能動領域は被覆膜の影響に対して完全にシールドさ
れる。
【図面の簡単な説明】
図は本発明の一実施例の断面図である。 １・・・基板、　２・・・基板とは異なる導電型の層、
２′・・・絶縁されたおけ状領域、　３・・・絶縁拡散
領域−４・・・埋込み層、　５・・・ペース領域、　６
・・・エミッタ領域、　７・・・高ドーピング領域（コ
レクタ接続領域）、　８・・・アモルファス半導体材料
暎、　９・・・絶縁膜。

Claims (1)

  1. 【特許請求の範囲】 １）耐電圧強度および電気シールド性を高めるために回
    路の機能ユニットを含む単結晶半導体基体上に設けられ
    た半絶縁半導体膜と、この半絶縁半導体膜上に設けられ
    た絶縁膜とを有する半導体集積回路において、前記半絶
    縁半導体膜がアモルファス半導体材料から成る膜である
    ことを特徴とする半導体集積回路。 ２）半絶縁半導体膜の半導体材料はシリコンであること
    を特徴とする特許請求の範囲第１項記載の半導体集積回
    路。 ３）半絶縁半導体膜の酸素含有量は１０チ以下であるこ
    とを特徴とする特許請求の範囲第１項または第２項記載
    の半導体集積回路。 ４）半絶縁半導体膜の導電率は１０７〜１０８程度であ
    ることを特徴とする特許請求の範囲第１項ないし第３項
    のいずれかに記載の半導体集積回路。 ５）半絶縁半導体膜の厚さは１０〜５００１ｍ程度であ
    ることを特徴とする特許請求の範囲第１項ないし第４項
    のいずれかに記載の半導体集積回路。 ６）半絶縁半導体膜の厚さは５″Ｑｎｍであることを特
    徴とする特許請求の範囲第１項ないし第５項のいずれか
    に記載の半導体集積回路。 ７）回路の機能ユニットを含む単結晶半導体基体上に設
    けられたアモルファス半導体材料から成る半絶縁半導体
    膜と、この半絶縁半導体膜上に設けられた絶縁膜とを有
    する半導体集積回路の製造に際して、機能ユニットの製
    造のためのドーピング工程の後°、半導体基体の表面か
    らドーピング工程の際に利用された酸化膜を全表面にわ
    たって除去する半導体集積回路の製造方法において、機
    能ユニットを含む半導体基体上にアモルファス半導体材
    料から成る膜を設け、次いでこの膜をテンノ（処理する
    ことを特徴とする半導体集積回路の製造方法。 ８）アモルファス半導体材料から成る膜は蒸着またはス
    パッタリングにエリ半導体基体の温度１００〜３５０℃
    、特に２００℃で設けることを特徴とする特許請求の範
    囲第７項記載の製造方法。 ９）・＋７ｆぎ処ｌ￥を２５０〜５００℃の温度で行う
    ことを特徴とする特許請求の範囲第７項または第８項記
    載のｌ！！造方法。 １０）アモルファス半導体材料から成る膜上に絶縁膜、
    好捷しくけ窒化シリコン嘆、を５００℃以下の温度で析
    出させることを特徴とする特許請求の範囲第７項ないし
    第９項のいずれかに記載の製造方法。
JP57164797A 1981-09-25 1982-09-21 半導体集積回路とその製造方法 Pending JPS5867031A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19813138324 DE3138324A1 (de) 1981-09-25 1981-09-25 Integrierter halbleiterschaltkreis
DE31383246 1981-09-25

Publications (1)

Publication Number Publication Date
JPS5867031A true JPS5867031A (ja) 1983-04-21

Family

ID=6142660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57164797A Pending JPS5867031A (ja) 1981-09-25 1982-09-21 半導体集積回路とその製造方法

Country Status (3)

Country Link
EP (1) EP0075892A3 (ja)
JP (1) JPS5867031A (ja)
DE (1) DE3138324A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59194441A (ja) * 1983-04-20 1984-11-05 Toshiba Corp プレ−ナ型半導体装置
JPS6066856A (ja) * 1983-09-22 1985-04-17 Matsushita Electronics Corp 半導体素子の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714518A (en) * 1987-01-14 1987-12-22 Polaroid Corporation Dual layer encapsulation coating for III-V semiconductor compounds
EP0400178B1 (de) * 1989-05-31 1994-08-03 Siemens Aktiengesellschaft Halbleiterbauelement mit Passivierungsschicht
EP0564467B1 (fr) * 1991-10-25 1997-03-12 Thomson S.A. Circuit de protection d'un instrument a semi-conducteurs contre la tension produite par les decharges d'electricite statique
DE4424420A1 (de) * 1994-07-12 1996-01-18 Telefunken Microelectron Kontaktierungsprozeß
US5869869A (en) * 1996-01-31 1999-02-09 Lsi Logic Corporation Microelectronic device with thin film electrostatic discharge protection structure
WO2004085567A2 (en) 2003-03-05 2004-10-07 Electrochromix, Inc Electrochromic mirrors and other electrooptic devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51130171A (en) * 1975-05-07 1976-11-12 Sony Corp Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1184178B (de) * 1960-02-20 1964-12-23 Standard Elektrik Lorenz Ag Verfahren zum Stabilisieren der Oberflaeche von Halbleiterkoerpern mit pn-UEbergaengen durch Vakuumbedampfen
US4134125A (en) * 1977-07-20 1979-01-09 Bell Telephone Laboratories, Incorporated Passivation of metallized semiconductor substrates
DE2836911C2 (de) * 1978-08-23 1986-11-06 Siemens AG, 1000 Berlin und 8000 München Passivierungsschicht für Halbleiterbauelemente
DE2922005A1 (de) * 1979-05-30 1980-12-04 Siemens Ag Halbleiterbauelement mit passiviertem halbleiterkoerper

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51130171A (en) * 1975-05-07 1976-11-12 Sony Corp Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59194441A (ja) * 1983-04-20 1984-11-05 Toshiba Corp プレ−ナ型半導体装置
JPH0129057B2 (ja) * 1983-04-20 1989-06-07 Tokyo Shibaura Electric Co
JPS6066856A (ja) * 1983-09-22 1985-04-17 Matsushita Electronics Corp 半導体素子の製造方法

Also Published As

Publication number Publication date
EP0075892A2 (de) 1983-04-06
DE3138324A1 (de) 1983-04-14
EP0075892A3 (de) 1984-11-28

Similar Documents

Publication Publication Date Title
US4180596A (en) Method for providing a metal silicide layer on a substrate
US3864817A (en) Method of making capacitor and resistor for monolithic integrated circuits
US4081292A (en) Method of manufacturing a semi-insulating silicon layer
JP2560716B2 (ja) 半導体素子及びその製造方法
JPH0357613B2 (ja)
JPS5867031A (ja) 半導体集積回路とその製造方法
US4891332A (en) Method of manufacturing a semiconductor device comprising a circuit element formed of carbon doped polycrystalline silicon
JPH0828502B2 (ja) 双方向性の電力用縦形ｍｏｓ素子およびそれの製造方法
KR930009478B1 (ko) Soi 구조상의 게이트절연형 전계효과 트랜지스터
JP3140879B2 (ja) 半導体装置及びその製造方法
JPS622705B2 (ja)
JPS6160588B2 (ja)
JP2635086B2 (ja) 半導体装置の製造方法
JPH0680738B2 (ja) 半導体装置の製造方法
JPS61214579A (ja) 絶縁ゲ−ト型電界効果トランジスタ
JPS5847867B2 (ja) ハンドウタイソウチ
RU2170474C2 (ru) Способ изготовления резисторов в интегральных схемах
KR100217913B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
JPS5929425A (ja) 半導体装置の製造方法
JPS6138625B2 (ja)
JPH0550854B2 (ja)
JPH0416952B2 (ja)
JPH0556651B2 (ja)
JPH02142188A (ja) 絶縁ゲート型電界効果トランジスタ
JPS6367333B2 (ja)