JPS586156A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS586156A JPS586156A JP10429481A JP10429481A JPS586156A JP S586156 A JPS586156 A JP S586156A JP 10429481 A JP10429481 A JP 10429481A JP 10429481 A JP10429481 A JP 10429481A JP S586156 A JPS586156 A JP S586156A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- impurities
- contact
- silicon layer
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 abstract description 15
- 229910052751 metal Inorganic materials 0.000 abstract description 15
- 239000010410 layer Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 abstract description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052710 silicon Inorganic materials 0.000 abstract 2
- 239000010703 silicon Substances 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 241000270708 Testudinidae Species 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高抵抗多結晶シリコンと金属との間のコンタク
トを、高書変かつ容易に提供する半導−装置に関する。
トを、高書変かつ容易に提供する半導−装置に関する。
近都、高抵抗材料として、不純物濃度の低い多結晶シリ
コンを用いる傾向が強まっている。これは従来の抵抗材
料に比べて多結晶シリコンの比抵抗を大倉い値に設定で
き、したがって抵抗の占める面積を減少できるためで＆
為、啼た。多結晶シリコンは比較的、多層構造なｉ１威
することが容易↑あるため、高抵抗多結晶シリコンを他
の素子の上層に形成できる点も大傘な畏所である。さら
に多結晶シリコンは、導入する不純物濃度によって比抵
抗を大＠Ｋｆｌｌ’化させることができ、その制御亀容
易であり、安定した抵抗値が得られる点も見逃せない。
コンを用いる傾向が強まっている。これは従来の抵抗材
料に比べて多結晶シリコンの比抵抗を大倉い値に設定で
き、したがって抵抗の占める面積を減少できるためで＆
為、啼た。多結晶シリコンは比較的、多層構造なｉ１威
することが容易↑あるため、高抵抗多結晶シリコンを他
の素子の上層に形成できる点も大傘な畏所である。さら
に多結晶シリコンは、導入する不純物濃度によって比抵
抗を大＠Ｋｆｌｌ’化させることができ、その制御亀容
易であり、安定した抵抗値が得られる点も見逃せない。
請１図けＮチャネル金属−酸化膜一半導体磨電界効果ト
ランシスター（以下、ＭＯ８１１）ランシスターという
）Ｋよるインバーター■略を示すものである。第３図（
ｉは、負荷トランジスタ、−を抵抗として用いる通常の
方法を示し、第５図（ロ）は高抵抗多結晶シリコンを抵
抗として用いる方法を示している。１はエンハンスメン
ト謬のスイッチングトランジスター、２はデプリーシ曹
ン膠の負荷トランジスター、３は高抵抗多結晶シリコン
を用いた負荷抵抗である。このように、高抵抗多結晶シ
リコンは、基本回路であるインバーター回路内の負荷抵
抗として用いられ、ｔた単なる抵抗素子としても用いら
れる。したがりて、その用途は非常に広い、こ１＞４合
、前述の通秒、小面積で高抵抗を実現できるため、高抵
抗多結晶シリコンは今後オすオす広く用いられるようｋ
なるものと考えられゐ。
ランシスター（以下、ＭＯ８１１）ランシスターという
）Ｋよるインバーター■略を示すものである。第３図（
ｉは、負荷トランジスタ、−を抵抗として用いる通常の
方法を示し、第５図（ロ）は高抵抗多結晶シリコンを抵
抗として用いる方法を示している。１はエンハンスメン
ト謬のスイッチングトランジスター、２はデプリーシ曹
ン膠の負荷トランジスター、３は高抵抗多結晶シリコン
を用いた負荷抵抗である。このように、高抵抗多結晶シ
リコンは、基本回路であるインバーター回路内の負荷抵
抗として用いられ、ｔた単なる抵抗素子としても用いら
れる。したがりて、その用途は非常に広い、こ１＞４合
、前述の通秒、小面積で高抵抗を実現できるため、高抵
抗多結晶シリコンは今後オすオす広く用いられるようｋ
なるものと考えられゐ。
このように、高抵抗多結晶シリコンは優れた利点を有し
ているが、一方で問題点−抱えている。
ているが、一方で問題点−抱えている。
すなわち、多結晶シリコンで高抵抗を実現するためＫは
、ドープすゐ不純物量を修めて少なくしなくてはならな
いが、このため、金属との抵抗性接触、（オー電ツクコ
ンタクト）が得られないという点でああ。
、ドープすゐ不純物量を修めて少なくしなくてはならな
いが、このため、金属との抵抗性接触、（オー電ツクコ
ンタクト）が得られないという点でああ。
一般に半導体と金属が接触すると、仕事関撒差のために
シ嘗ットキーパリアが形成され、ダイオード畳性が４察
される。金属を配線として用いる通常の半導体！！冒で
は、半導体との接触はオーンックーンタクトでなくては
ならず、ダイオード轡性が１１１１１１−Ｊれることは
不都合であゐ、そこで、金属と半導体との間にオー電ツ
クコンタクトが必要な場合には、半導体中に多くの不純
物を導入してバリアｑ）幅を―めて薄くすゐことＫよ艶
トンネリングを誘起させている。バリアの幅がどく薄け
れば、トンネル効果によ抄キャリアは金属と半導体との
間を自由に動くことができ、オー電ツクコンタクトが得
られる。
シ嘗ットキーパリアが形成され、ダイオード畳性が４察
される。金属を配線として用いる通常の半導体！！冒で
は、半導体との接触はオーンックーンタクトでなくては
ならず、ダイオード轡性が１１１１１１−Ｊれることは
不都合であゐ、そこで、金属と半導体との間にオー電ツ
クコンタクトが必要な場合には、半導体中に多くの不純
物を導入してバリアｑ）幅を―めて薄くすゐことＫよ艶
トンネリングを誘起させている。バリアの幅がどく薄け
れば、トンネル効果によ抄キャリアは金属と半導体との
間を自由に動くことができ、オー電ツクコンタクトが得
られる。
高抵抗多結晶シリコンと金属との間でオー電ツクコンタ
クトを得るためには、上述の１由から。
クトを得るためには、上述の１由から。
少なくと亀コンタクト領域の多結晶シリコンには多くの
不純物をドープする必要がある。ところが本来、高抵抗
多結晶シリ；ン中の不純物濃度は低くすべきものである
から、金属とのコンタクト領域中の不純物濃度ｑ）入を
高くする必要がある。このため、従来は、７オトリンダ
ツフイー技術を用いてマスクを形成し、これＫよ一コン
タクト優域の多結晶シリコン中に不純物を榛（ドープし
ていた。以下、 ＃１２１１を用いて、従来行なわれて
いた高＃に抗多結晶シリコンと金１の；ンタクト形成方
法を詳しく述べる。
不純物をドープする必要がある。ところが本来、高抵抗
多結晶シリ；ン中の不純物濃度は低くすべきものである
から、金属とのコンタクト領域中の不純物濃度ｑ）入を
高くする必要がある。このため、従来は、７オトリンダ
ツフイー技術を用いてマスクを形成し、これＫよ一コン
タクト優域の多結晶シリコン中に不純物を榛（ドープし
ていた。以下、 ＃１２１１を用いて、従来行なわれて
いた高＃に抗多結晶シリコンと金１の；ンタクト形成方
法を詳しく述べる。
第２１１は従来のコンタクト形成方法の一例である。第
２１１（ａ）のように１単結晶シリコン基板４上に酸化
ｌＦ５を彫威した後、多結晶シリコン６を形成する。こ
の後、所望すゐ抵抗値を得るためＫ。
２１１（ａ）のように１単結晶シリコン基板４上に酸化
ｌＦ５を彫威した後、多結晶シリコン６を形成する。こ
の後、所望すゐ抵抗値を得るためＫ。
必要量の不純物７を多結晶シリコン６にドープする・と
のドープ量は通常、非常に少ないので制御性及び安定性
の面からイオン打ち退入法が用いられる０次に、第２図
（ト）のように、金属とコンタクトをと石領域に位置す
る多結晶シリコン中に、不純物を濃くドープする。この
と鎗、不純物を濃くドープすゐ領域は、フォトリングラ
フイー技術を用いて選択される０通常は、フォトリソグ
ラフィーによりパターニングされたフォトレジスト８を
マスクとして、コンタクト領域中に不純物９を導入し多
くの不純物を含む低抵抗多結晶シリコン１０を形成す石
、不純物の導入にはイオン打ち込り法が用いられゐ、こ
の場合、マスク材料はフォトレジスト切外の薄膜が用い
られることもあり、オた耐熱性薄膜をマスクとして、熱
拡散法により不純物を導入することもある。次に、マス
ク材料を除去し、＠２１１（ｏ）０ように１層関絶綴＄
１１１を形成した後、多結晶シリコンと金属との；ンタ
クトを得るためのコンタクトホー１２を一口する。その
後、＃２図（ａ）のように◆属１３を形成する０以上の
結果、多結晶シリプンと金属のオー電ツタコンタクトが
形成される。
のドープ量は通常、非常に少ないので制御性及び安定性
の面からイオン打ち退入法が用いられる０次に、第２図
（ト）のように、金属とコンタクトをと石領域に位置す
る多結晶シリコン中に、不純物を濃くドープする。この
と鎗、不純物を濃くドープすゐ領域は、フォトリングラ
フイー技術を用いて選択される０通常は、フォトリソグ
ラフィーによりパターニングされたフォトレジスト８を
マスクとして、コンタクト領域中に不純物９を導入し多
くの不純物を含む低抵抗多結晶シリコン１０を形成す石
、不純物の導入にはイオン打ち込り法が用いられゐ、こ
の場合、マスク材料はフォトレジスト切外の薄膜が用い
られることもあり、オた耐熱性薄膜をマスクとして、熱
拡散法により不純物を導入することもある。次に、マス
ク材料を除去し、＠２１１（ｏ）０ように１層関絶綴＄
１１１を形成した後、多結晶シリコンと金属との；ンタ
クトを得るためのコンタクトホー１２を一口する。その
後、＃２図（ａ）のように◆属１３を形成する０以上の
結果、多結晶シリプンと金属のオー電ツタコンタクトが
形成される。
以上の説明から明らかなように、従来の方法には次のよ
うな欠点がある。すなわち、不純物を―くドープする領
域を選択するために、フォトリングラフイー技術を用い
ていゐ点である。このため製造ニーが複雑になり、コス
トも高くなる。さらには、歩留り低下の原因ともなる。
うな欠点がある。すなわち、不純物を―くドープする領
域を選択するために、フォトリングラフイー技術を用い
ていゐ点である。このため製造ニーが複雑になり、コス
トも高くなる。さらには、歩留り低下の原因ともなる。
★た、アライメント誤差を見込む必要があるために不純
物を―くドープする蕾域の面積をコンタクトホール以上
の大きｉｔＫ設定しなくてはならない。このため。
物を―くドープする蕾域の面積をコンタクトホール以上
の大きｉｔＫ設定しなくてはならない。このため。
高集積化に制限が生じている。
本発明はこのような欠点を除去するものであり不純物を
濃くドープする領域をコンタクトホー身との自己整合に
より形成する４０′１％ある。以下。
濃くドープする領域をコンタクトホー身との自己整合に
より形成する４０′１％ある。以下。
第５図を参照して１本発明の詳細な説明する。
第ｓｓ＃ｉ、本発明の製造方法を示す−である。
まず、第５１１１ （ａ）のように、単結晶シリコン基
１［１４上に酸化１［１５を形成した後、多結晶シリコ
ン１６を形成する。この後、所望する抵抗値を得るため
に必要量の不純物１７を多結晶シリコン１６にドープす
ゐ、この工Ｓｔでは、従来の方法と伺も替わるところは
ない０次に８５図（ｌのように層間絶縁膜１８を形成し
た俵、多結晶シリコンと金属とのコンタクトを得るため
のコンタクトホール１９を開口する。従来は、フォトリ
ソグラフィー技術を用いて、コンタクト領竣中に不純物
を濃くドープしてから層間絶縁膜を形成したが、本発明
ではフォトリングラフィーエＩＩ＃′ｉ省略される０次
に第３図（ｃ）のように、先に形成した眉間絶縁ｆｌ１
１Ｂを！スフとして、コンタクトホール１９から多結晶
シリコン中に不純物２０を濃くドープし、多くの不純物
を含む低抵抗多結晶シリコン２１を形成する。不純物の
導入にはイオン打ち込λ法を用いてもよいし、熱拡散法
を用いてもよい、このようにコンタクトホールから不純
物を自己替金的に多結晶シリコン中へ導入すゐ点が本発
明の特徴ｔある。
１［１４上に酸化１［１５を形成した後、多結晶シリコ
ン１６を形成する。この後、所望する抵抗値を得るため
に必要量の不純物１７を多結晶シリコン１６にドープす
ゐ、この工Ｓｔでは、従来の方法と伺も替わるところは
ない０次に８５図（ｌのように層間絶縁膜１８を形成し
た俵、多結晶シリコンと金属とのコンタクトを得るため
のコンタクトホール１９を開口する。従来は、フォトリ
ソグラフィー技術を用いて、コンタクト領竣中に不純物
を濃くドープしてから層間絶縁膜を形成したが、本発明
ではフォトリングラフィーエＩＩ＃′ｉ省略される０次
に第３図（ｃ）のように、先に形成した眉間絶縁ｆｌ１
１Ｂを！スフとして、コンタクトホール１９から多結晶
シリコン中に不純物２０を濃くドープし、多くの不純物
を含む低抵抗多結晶シリコン２１を形成する。不純物の
導入にはイオン打ち込λ法を用いてもよいし、熱拡散法
を用いてもよい、このようにコンタクトホールから不純
物を自己替金的に多結晶シリコン中へ導入すゐ点が本発
明の特徴ｔある。
最後に第３１１ＥＩ （ａ）のように金属２２を形成し
、オーＺツクコンタクトを得る。
、オーＺツクコンタクトを得る。
以上の説明から明らかなように１本発明によれば、不純
物を濃くドープする多結晶シリコンの―域を、コンタク
トホーＡＫｊ−位曾決めするために、従来行なわれてい
たフォトリソグラフィ一工程が不要となる。このため、
製造Ｔ１が簡略化され、コス） ｅ）低減、歩留−の向
上が実現できる。
物を濃くドープする多結晶シリコンの―域を、コンタク
トホーＡＫｊ−位曾決めするために、従来行なわれてい
たフォトリソグラフィ一工程が不要となる。このため、
製造Ｔ１が簡略化され、コス） ｅ）低減、歩留−の向
上が実現できる。
さらに、不純物を濃くドープする領域は自己整合により
形成されるため、アライメント誤差を見込む必要がなく
、したがって素子の高集積化が可能となる。
形成されるため、アライメント誤差を見込む必要がなく
、したがって素子の高集積化が可能となる。
以上、述べたように本発明は不純物を濃くドープする領
域を自己整合によ艶形成するととにより高集積化、製造
１嚇の簡略化、低コスト化、及び歩留りの向上を実覗す
るという優れた効果を有するものｆある。
域を自己整合によ艶形成するととにより高集積化、製造
１嚇の簡略化、低コスト化、及び歩留りの向上を実覗す
るという優れた効果を有するものｆある。
蒙１１１１侃）、伽）はＮチャネルＭＯ８膠トランジス
ターによるインバーターｌｌ１ｌｌＩを示す図である。 であ秒、＃５図（ａ）〜（ロ））は本発明の半導体装曹
の製造方法を示す図↑あゐ。 以 上 出願人 株式金社 −訪精工舎 伏遅人 弁１士 最上 務 第１図
ターによるインバーターｌｌ１ｌｌＩを示す図である。 であ秒、＃５図（ａ）〜（ロ））は本発明の半導体装曹
の製造方法を示す図↑あゐ。 以 上 出願人 株式金社 −訪精工舎 伏遅人 弁１士 最上 務 第１図
Claims (1)
- 高抵抗多結晶シリコンを負荷抵抗として用いた半導体＠
＊において、前記高抵抗多結晶シリコン上の絶縁層に開
口したコンタクトホールがら、前記高抵抗多結晶シリコ
ン中に不純物を導入して成ることを特徴とする半導体装
置・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10429481A JPS586156A (ja) | 1981-07-02 | 1981-07-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10429481A JPS586156A (ja) | 1981-07-02 | 1981-07-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS586156A true JPS586156A (ja) | 1983-01-13 |
Family
ID=14376907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10429481A Pending JPS586156A (ja) | 1981-07-02 | 1981-07-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586156A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0298685A (ja) * | 1988-10-06 | 1990-04-11 | Nkk Corp | 距離測定装置 |
| JPH02145985A (ja) * | 1988-02-09 | 1990-06-05 | Nkk Corp | 距離測定装置 |
| JPH03282289A (ja) * | 1990-03-30 | 1991-12-12 | Nkk Corp | 距離計測装置 |
-
1981
- 1981-07-02 JP JP10429481A patent/JPS586156A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02145985A (ja) * | 1988-02-09 | 1990-06-05 | Nkk Corp | 距離測定装置 |
| JPH0298685A (ja) * | 1988-10-06 | 1990-04-11 | Nkk Corp | 距離測定装置 |
| JPH03282289A (ja) * | 1990-03-30 | 1991-12-12 | Nkk Corp | 距離計測装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7687834B2 (en) | Integrated circuit using complementary junction field effect transistor and MOS transistor in silicon and silicon alloys | |
| KR20080086484A (ko) | 저전력 접합형 전계 효과 트랜지스터의 제조 및 동작 방법 | |
| JPH01130552A (ja) | 高抵抗素子 | |
| JPH0638496B2 (ja) | 半導体装置 | |
| US5594269A (en) | Resistive load for integrated circuit devices | |
| JPS586156A (ja) | 半導体装置 | |
| US7772619B2 (en) | Semiconductor device having a fin structure and fabrication method thereof | |
| JPS60123060A (ja) | 半導体装置 | |
| JP3054937B2 (ja) | 半導体装置とその製造方法 | |
| US4611237A (en) | Semiconductor integrated circuit device | |
| JPH06310725A (ja) | 半導体装置およびその製造方法 | |
| JP2554993B2 (ja) | 半導体装置 | |
| JP2004296883A (ja) | 半導体装置とその製造方法 | |
| JPS59201463A (ja) | 半導体装置 | |
| JPH0432264A (ja) | 半導体装置及びその製造方法 | |
| JPH0341762A (ja) | 半導体装置 | |
| JPS5897869A (ja) | 半導体装置の製造方法 | |
| JPH0358186B2 (ja) | ||
| JPH04130658A (ja) | 半導体装置用多結晶シリコン抵抗 | |
| JPS61181166A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH0154867B2 (ja) | ||
| JPS583391B2 (ja) | デンカイコウカガタトランジスタ ノ セイゾウホウホウ | |
| JPH02239646A (ja) | 半導体装置およびその製造方法 | |
| JPH01124250A (ja) | 半導体装置 | |
| JPS63244685A (ja) | 半導体不揮発性メモリの製造方法 |