JPS5858759A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5858759A JPS5858759A JP15839481A JP15839481A JPS5858759A JP S5858759 A JPS5858759 A JP S5858759A JP 15839481 A JP15839481 A JP 15839481A JP 15839481 A JP15839481 A JP 15839481A JP S5858759 A JPS5858759 A JP S5858759A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- type
- film
- emitter
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 abstract description 20
- 230000010354 integration Effects 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 230000003028 elevating effect Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 229910001080 W alloy Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021339 platinum silicide Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 241000981595 Zoysia japonica Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はバイボー2型の半導体装置に関する。
従来のバイポーラ型のトランジスタは、纂1図に示すよ
うに、p型半導体基板1にn型埋込み層18を形成し、
基板表面にエピタキシアル層2を形成し、このエピタキ
シアル層2を厚い酸化膜6で電気的に絶縁分離する。こ
の絶縁分離されたエピタキシアル層2の中にn型コレク
タ領域8.ペース領域10.n型工iツタ領域11を形
成し、コレクタ・エミッタ・ペースの順に各電極コンタ
クト部を並べて開孔し、ここにチタン−タングステン合
金層16とアルミニウム/117b、17C。
うに、p型半導体基板1にn型埋込み層18を形成し、
基板表面にエピタキシアル層2を形成し、このエピタキ
シアル層2を厚い酸化膜6で電気的に絶縁分離する。こ
の絶縁分離されたエピタキシアル層2の中にn型コレク
タ領域8.ペース領域10.n型工iツタ領域11を形
成し、コレクタ・エミッタ・ペースの順に各電極コンタ
クト部を並べて開孔し、ここにチタン−タングステン合
金層16とアルミニウム/117b、17C。
17e形成して作られる。この図で破@Aで囲まれたベ
ース′領域はペース電極からの直列抵抗が高イ為にバイ
アスされず工きツタからの電子の注入はほとんどない。
ース′領域はペース電極からの直列抵抗が高イ為にバイ
アスされず工きツタからの電子の注入はほとんどない。
エミ、り領域直下でペース電極に比較的近い破線Bで囲
まれたペース領域で電子がエンツタより注入されトラン
ジスタ動作をする。
まれたペース領域で電子がエンツタより注入されトラン
ジスタ動作をする。
従って、図のコレクタ領域8の抵抗Raと埋込み層18
の抵抗Rbとペーストランジスタアクション領域直下の
n型エヒタキシアル層2の抵抗’Reの和がトランジス
タのコレクタ電極ミ、り関直列抵抗となる。従って、ト
ランジスタの電流駆動訃力を決定する最も重要なこのコ
レクタ、エミ、り関直列抵抗を小さくする事は極めて困
難となる。
の抵抗Rbとペーストランジスタアクション領域直下の
n型エヒタキシアル層2の抵抗’Reの和がトランジス
タのコレクタ電極ミ、り関直列抵抗となる。従って、ト
ランジスタの電流駆動訃力を決定する最も重要なこのコ
レクタ、エミ、り関直列抵抗を小さくする事は極めて困
難となる。
また、こうしたトランジスタのコレクタとエミ。
りとベースが別のホトレジスト工程に依って形成される
為にコレクタ電極17cとエミ、り電極17C,エンツ
タ電極17eとベース電極17bの間に相当の間隔を必
要とする。このため、いわゆるアイソプレーナl技術が
確立されても超高集積度MO8と比較すると集積度にお
いて劣るという欠点があった。
為にコレクタ電極17cとエミ、り電極17C,エンツ
タ電極17eとベース電極17bの間に相当の間隔を必
要とする。このため、いわゆるアイソプレーナl技術が
確立されても超高集積度MO8と比較すると集積度にお
いて劣るという欠点があった。
本発明の目的は上記欠点を除去し、バイボー2型トラン
ジスタのコレクタ・エミ、り関直列姐抗を下げ、かつ集
積度の高いバイポーラ型の半導体装置を提供することK
ある。
ジスタのコレクタ・エミ、り関直列姐抗を下げ、かつ集
積度の高いバイポーラ型の半導体装置を提供することK
ある。
本発明の半導体装置は、半導体基板の表面の一部に設け
られたs1導電型コレクタ領域と、前記半導体基板表面
に形成された絶縁膜と、前記絶縁膜を選択除去して設け
た同一の窓からの不純物拡散により形成された第2導電
型ベース領域とa1導電型エン、夕領域と、前記コレク
タ領域に設けられたコレクタ電極と、前記エミッタ領域
に設けられたエミッタ電極と、ilJ記コレクタ電極と
前記エミッタ電極と間の半導体基板表面に少くとも一部
が存在するペース電極とを含んで構成される。
られたs1導電型コレクタ領域と、前記半導体基板表面
に形成された絶縁膜と、前記絶縁膜を選択除去して設け
た同一の窓からの不純物拡散により形成された第2導電
型ベース領域とa1導電型エン、夕領域と、前記コレク
タ領域に設けられたコレクタ電極と、前記エミッタ領域
に設けられたエミッタ電極と、ilJ記コレクタ電極と
前記エミッタ電極と間の半導体基板表面に少くとも一部
が存在するペース電極とを含んで構成される。
上記半導体装置は、前記コレクタ領域にショットキ・ダ
イオードが形成され、該ショットキ・ダイオードの11
極と前記ペース電極とが接触した構造をMするのも含む
。
イオードが形成され、該ショットキ・ダイオードの11
極と前記ペース電極とが接触した構造をMするのも含む
。
次に、本発明の実施列について図面を用いて説明する。
耐2図(a)〜(」)は本発明の第1の実施列を製造す
る方法を説明するための工程断面図である。
る方法を説明するための工程断面図である。
まず、第2図(a)に示す様に、p型半導体基体lの表
面にn型のエピタキシアル層2を形成し、エピタキシア
ル層2の表面に薄い酸化膜3,91化膜4、酸化膜5を
形成する。
面にn型のエピタキシアル層2を形成し、エピタキシア
ル層2の表面に薄い酸化膜3,91化膜4、酸化膜5を
形成する。
次に、5g2図(b)に示す様に、酸化膜5.ii化膜
4、酸化M3を選択的に除去した後にこの除去された場
所のエピタキシアル層2の一部を除去しここにホウ素を
イオン注入し続いて選択酸化して酸化膜6を設ける。
4、酸化M3を選択的に除去した後にこの除去された場
所のエピタキシアル層2の一部を除去しここにホウ素を
イオン注入し続いて選択酸化して酸化膜6を設ける。
次に、第2図(C)に示す様に、コレクタ拡散とベース
、エミッタ拡散の窓となる部分の酸化膜5゜窒化膜4.
酸化膜3を選択除去する。そして全表面に窒化膜7を形
成し、窓となる部分も櫟ってしまう。そしてコレクタ拡
散の窓となる部分の窒化膜7を選択除去し、リンなどの
n型不純物を拡散してコレクタ領域8を形成する。
、エミッタ拡散の窓となる部分の酸化膜5゜窒化膜4.
酸化膜3を選択除去する。そして全表面に窒化膜7を形
成し、窓となる部分も櫟ってしまう。そしてコレクタ拡
散の窓となる部分の窒化膜7を選択除去し、リンなどの
n型不純物を拡散してコレクタ領域8を形成する。
次に、第2図(d)に示す様に、窒化膜7を全部除去し
、新しく窒化膜9を設け、ベース、エミッタ拡散の窓と
なる部分の窒化膜9を選択除去し、p型ベース領域10
.n型エミッタ領域11を形成する。
、新しく窒化膜9を設け、ベース、エミッタ拡散の窓と
なる部分の窒化膜9を選択除去し、p型ベース領域10
.n型エミッタ領域11を形成する。
次に、第2図(e)に示す様に、窒化膜9を全部除去し
、新しく窒化膜12を形成し、図のように選択除去する
。
、新しく窒化膜12を形成し、図のように選択除去する
。
次に、lI2図ば)に示す様に、選択酸化膜13を形成
する。
する。
次に、第2図(glに示す様に、半導体表面に昏直な方
向と平行な方向とのエツチング速度の叫しいプラズマエ
ッチを行い、窒化膜12の全部と窒化膜4の一部を除去
する。
向と平行な方向とのエツチング速度の叫しいプラズマエ
ッチを行い、窒化膜12の全部と窒化膜4の一部を除去
する。
次に、第2図1h)のように、酸化膜5と酸化膜3の1
部を除去する。
部を除去する。
次に、第2図(i)に示す様にホトレジスト15をマス
クにホウ素のイオン注入を行いベース電極引出し領域1
4を形成する。
クにホウ素のイオン注入を行いベース電極引出し領域1
4を形成する。
次に、第2図り)に示す様に、ホトレジスト15を除去
して、アルミニウムとシリコンの合金において見らねる
アロイスパイクの発生を防止するため、チタン−タング
ステン合金層16を設け、その上にアルミニウム層17
c、17b、17eより成る電極配線珈を形成し7てを
成する。
して、アルミニウムとシリコンの合金において見らねる
アロイスパイクの発生を防止するため、チタン−タング
ステン合金層16を設け、その上にアルミニウム層17
c、17b、17eより成る電極配線珈を形成し7てを
成する。
このようにして作られたトランジスタは寸法を小さくで
きるので集積度を上げることができる。
きるので集積度を上げることができる。
例えば、第2図Hにおいて、エミッタ電極17eとコレ
クタ電極17Cとの間隔を2μm、ペース電極−17b
とコレクタ電極17Cとの間隔を4μm。
クタ電極17Cとの間隔を2μm、ペース電極−17b
とコレクタ電極17Cとの間隔を4μm。
ベースとエミッタのt極17b、17eの寸法を4μm
、ベースを極17bの寸法を05μmとしても長さ12
.5μm程度のトランジスタが実現出来る。また、本発
明に依るとトランジスタのコレクターエミッタ間直列抵
抗Rscを従来の半分以下に低減できる為に同一電流駆
動能力を持つトランジスタの垂直方向の長さも半分以下
に縮小できる。また、第2図(d)で示したように、ベ
ース領域10とエミッタ領域11を同一窓より形成する
為にペースとコレクタ間の接触面積が減少して容量“が
小さくなる。さらに第2図(i)からもわかる様に。
、ベースを極17bの寸法を05μmとしても長さ12
.5μm程度のトランジスタが実現出来る。また、本発
明に依るとトランジスタのコレクターエミッタ間直列抵
抗Rscを従来の半分以下に低減できる為に同一電流駆
動能力を持つトランジスタの垂直方向の長さも半分以下
に縮小できる。また、第2図(d)で示したように、ベ
ース領域10とエミッタ領域11を同一窓より形成する
為にペースとコレクタ間の接触面積が減少して容量“が
小さくなる。さらに第2図(i)からもわかる様に。
埋込み層を必要としない。この事Fi埋込み層の使用に
関し、ての従来の種々の制限を無く5す事につながる。
関し、ての従来の種々の制限を無く5す事につながる。
第3図(al〜(c)は本発明の@20寮施例の平面図
、A−A’断面図およびB−B’断面図である。
、A−A’断面図およびB−B’断面図である。
p型半導体基板1にnm埋込みNl118を設け、基板
表面にn型エピタキシアル層2を成長させる。
表面にn型エピタキシアル層2を成長させる。
第1の実施例と同様の方法によシ酸化膜3.窒化膜4.
酸化膜6.n型コレクタ領域8.p型ベース領域10.
n型エミッタ領域11.p+型ベース電極引出し領域1
4を形成する。
酸化膜6.n型コレクタ領域8.p型ベース領域10.
n型エミッタ領域11.p+型ベース電極引出し領域1
4を形成する。
ショット接合を作るために白金を全面に被着し、熱処理
して白金シリサイド層19を形成する。このとき、下地
がp型あるいはn+型である所ではオーム接触が形成さ
れるが、下地がn型の所にはショットキ接合が形成され
る。この領域を番号19Sで示す。酸化膜6.窒化膜5
の土の白金を王水で除去し、第1の実施例と同様にチタ
ン−タングステン合金層16.アルミニウムの電極17
b。
して白金シリサイド層19を形成する。このとき、下地
がp型あるいはn+型である所ではオーム接触が形成さ
れるが、下地がn型の所にはショットキ接合が形成され
る。この領域を番号19Sで示す。酸化膜6.窒化膜5
の土の白金を王水で除去し、第1の実施例と同様にチタ
ン−タングステン合金層16.アルミニウムの電極17
b。
17C117eを形成する。これによりショットキ障壁
ダイオードをベース・コレクタ間にクランプしたトラン
ジスタが得られる。この構造のトランジスタにコレクタ
領域8が表面に形成されているからエミッタ領域11の
直下に埋込み層を必要としない。従って、ショットキ接
合198の直下の埋込み層18のせり上りは問題になら
ない。
ダイオードをベース・コレクタ間にクランプしたトラン
ジスタが得られる。この構造のトランジスタにコレクタ
領域8が表面に形成されているからエミッタ領域11の
直下に埋込み層を必要としない。従って、ショットキ接
合198の直下の埋込み層18のせり上りは問題になら
ない。
今、第3図(c)に示すように、ショットキ接合部19
mがら埋込層18の上面までのn型エピタキシアル層の
厚さをX、コレクタのオーム接触面19の中心からショ
ットキ接合面19sの中心オでの距離をYとする。前述
のように、埋込み層18のせり上りは問題にならないか
ら、Xの値、すなわちエピタキシアル層2の厚さを薄く
できる。また、ショットキ接合tc+sを形成する場所
の制限がなくなるから、Yの値を小さくでき、集積度を
高めることができる。更に、埋込み層18の濃度を高く
することができる。以上の理由からショットキ障壁ダイ
オードの直列抵抗を小さくでき、埋込層18を使った場
合のトンネル抵抗を小さくできる。
mがら埋込層18の上面までのn型エピタキシアル層の
厚さをX、コレクタのオーム接触面19の中心からショ
ットキ接合面19sの中心オでの距離をYとする。前述
のように、埋込み層18のせり上りは問題にならないか
ら、Xの値、すなわちエピタキシアル層2の厚さを薄く
できる。また、ショットキ接合tc+sを形成する場所
の制限がなくなるから、Yの値を小さくでき、集積度を
高めることができる。更に、埋込み層18の濃度を高く
することができる。以上の理由からショットキ障壁ダイ
オードの直列抵抗を小さくでき、埋込層18を使った場
合のトンネル抵抗を小さくできる。
以上詳細に説明したように、本発明・によれば、コレク
ターエミッタ間直列抵抗を下げ、かつ年積度を高めたバ
イポーラ型半導体装量を得ることができる。
ターエミッタ間直列抵抗を下げ、かつ年積度を高めたバ
イポーラ型半導体装量を得ることができる。
第1図は従来のアイソブレーナ枝術を用いたノ(イボー
ラ・トランジスタの一例の断面図、第2図(s)〜U)
は本発明の第1の実施例を製造する方法を説明するため
の工程断面図、第3図(a)は本発明のIl、2の実施
例の平面図、第3図(b)は第3図ra)のA+ i、
/断面図、第3図(c)は第3図(a)のB −B’断
面図である。 1・・・・・・p型半導体基体、2・・・・・・n型エ
ピタキシアル層、3・・・・・・酸化膜、4・・・・・
窒化膜、5・・・・・・酸化膜、6・・・・・・酸化膜
、7・・・・・・窒化膜、8・・・・・・n型コレクタ
領域、9・・・・・・窒化膜、10・・・・・・p型ベ
ース領域、11・・・・・・n型ユミソタ領域、12・
・・・・・窒化膜、13・・・・・・酸化膜、14・・
・・・・p型ベース電極引出し領jilt、15・・・
・・・ホトレジスト、16・・・・・・チタン−タング
ステン合金層、17・・・・・・アルミニウム層、18
・・・・・・n型埋込み層、19・・・・・・白金シリ
サイド層% 193・・・・・・ショットキ接合部。 第2区(b) ′?5 向〜 2 LろどC) 携’+ 2’ O/lジ 第2図(頷う 帖2凶(1) 竿2図(j) 冶 (C) 第 3 区 手続補正書(方式) 昭和 434 日 特許庁長官 殿 1、事件の表示 昭和56年特 許 願第15δ3
94号2、発明の名称 半導体装置 3、補正をする者 事件との関係 出 Ig(1人東京都港区
芝五■′目33番1号 (423) 日本電気株式会社 代表者 関本忠弘 4、代理人 (連絡先 日本電気株式会社特許部) 5、補正命令の日付 昭和57年2月23日(発送日) 6 補正の対象 明細書の「図面の簡単な説明Jの欄 7、 補正の内容 明細41第9頁16行目に[(S)〜ti+は]とある
紮「(a)〜(」)はJと補正する。 代理人 弁理士 内 原 皆′\へ・、°、′ )l
ラ・トランジスタの一例の断面図、第2図(s)〜U)
は本発明の第1の実施例を製造する方法を説明するため
の工程断面図、第3図(a)は本発明のIl、2の実施
例の平面図、第3図(b)は第3図ra)のA+ i、
/断面図、第3図(c)は第3図(a)のB −B’断
面図である。 1・・・・・・p型半導体基体、2・・・・・・n型エ
ピタキシアル層、3・・・・・・酸化膜、4・・・・・
窒化膜、5・・・・・・酸化膜、6・・・・・・酸化膜
、7・・・・・・窒化膜、8・・・・・・n型コレクタ
領域、9・・・・・・窒化膜、10・・・・・・p型ベ
ース領域、11・・・・・・n型ユミソタ領域、12・
・・・・・窒化膜、13・・・・・・酸化膜、14・・
・・・・p型ベース電極引出し領jilt、15・・・
・・・ホトレジスト、16・・・・・・チタン−タング
ステン合金層、17・・・・・・アルミニウム層、18
・・・・・・n型埋込み層、19・・・・・・白金シリ
サイド層% 193・・・・・・ショットキ接合部。 第2区(b) ′?5 向〜 2 LろどC) 携’+ 2’ O/lジ 第2図(頷う 帖2凶(1) 竿2図(j) 冶 (C) 第 3 区 手続補正書(方式) 昭和 434 日 特許庁長官 殿 1、事件の表示 昭和56年特 許 願第15δ3
94号2、発明の名称 半導体装置 3、補正をする者 事件との関係 出 Ig(1人東京都港区
芝五■′目33番1号 (423) 日本電気株式会社 代表者 関本忠弘 4、代理人 (連絡先 日本電気株式会社特許部) 5、補正命令の日付 昭和57年2月23日(発送日) 6 補正の対象 明細書の「図面の簡単な説明Jの欄 7、 補正の内容 明細41第9頁16行目に[(S)〜ti+は]とある
紮「(a)〜(」)はJと補正する。 代理人 弁理士 内 原 皆′\へ・、°、′ )l
Claims (1)
- 半導体基板の表面の一部に設けられた第1導電型コレク
タ領域と、前記半導体基板表面に形成さねた絶縁膜と、
前記絶縁膜を選択除去して設けた同一の窓からの不純物
拡散によシ形成された第2導電型ベース領域と第1導電
型エミツタ領域と、前記コレクタ領域に設けられ九コレ
クタ電極と、前記エミッタ領域に設けられた電極と、前
記コレクタ電極と前記エミ、り電極と間の半導体基板表
面に少くとも一部が存在するペース電極とを含むことを
%黴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15839481A JPS5858759A (ja) | 1981-10-05 | 1981-10-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15839481A JPS5858759A (ja) | 1981-10-05 | 1981-10-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5858759A true JPS5858759A (ja) | 1983-04-07 |
Family
ID=15670769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15839481A Pending JPS5858759A (ja) | 1981-10-05 | 1981-10-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5858759A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59119762A (ja) * | 1982-12-20 | 1984-07-11 | フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン | 埋込シヨツトキ−クランプ型トランジスタ |
JPS6037775A (ja) * | 1983-07-05 | 1985-02-27 | フエアチアイルド カメラ アンド インストルメント コーポレーシヨン | 集積回路構成体の製造方法 |
-
1981
- 1981-10-05 JP JP15839481A patent/JPS5858759A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59119762A (ja) * | 1982-12-20 | 1984-07-11 | フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン | 埋込シヨツトキ−クランプ型トランジスタ |
JPH0578173B2 (ja) * | 1982-12-20 | 1993-10-28 | Fairchild Camera Instr Co | |
JPS6037775A (ja) * | 1983-07-05 | 1985-02-27 | フエアチアイルド カメラ アンド インストルメント コーポレーシヨン | 集積回路構成体の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6046074A (ja) | 電界効果トランジスタの製造方法 | |
JPH05347413A (ja) | 半導体装置の製造方法 | |
JPH04127480A (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
JP2552100B2 (ja) | 集積構造パッドアセンブリ及びその製造方法 | |
US2945286A (en) | Diffusion transistor and method of making it | |
JPS5858759A (ja) | 半導体装置 | |
JPS63124580A (ja) | 高耐圧pn接合構造及びその形成方法 | |
US4829361A (en) | Semiconductor device | |
JPH01130566A (ja) | エミツタ‐ベース複合体の製法 | |
JPH06204167A (ja) | 半導体装置の製造方法 | |
JPH03102819A (ja) | 半導体装置の製造方法 | |
JPS60102770A (ja) | 半導体装置 | |
JPS60225467A (ja) | 縦型mosゲ−ト入力半導体装置 | |
JPS6347962A (ja) | 半導体装置 | |
JP2917687B2 (ja) | 縦型電界効果トランジスタ | |
JPS61187273A (ja) | 半導体装置 | |
JPH0346973B2 (ja) | ||
JPS63127569A (ja) | 半導体記憶装置 | |
JPS6346990B2 (ja) | ||
JPS60177672A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
JPS60128656A (ja) | 半導体装置 | |
JPH0243337B2 (ja) | ||
JPH048955B2 (ja) | ||
JPS58197877A (ja) | 半導体集積回路装置の製造方法 | |
JPH03120830A (ja) | 半導体装置 |