JP2552100B2 - 集積構造パッドアセンブリ及びその製造方法 - Google Patents
集積構造パッドアセンブリ及びその製造方法Info
- Publication number
- JP2552100B2 JP2552100B2 JP6320473A JP32047394A JP2552100B2 JP 2552100 B2 JP2552100 B2 JP 2552100B2 JP 6320473 A JP6320473 A JP 6320473A JP 32047394 A JP32047394 A JP 32047394A JP 2552100 B2 JP2552100 B2 JP 2552100B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- functionally active
- pad assembly
- cell
- integrated structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000001465 metallisation Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 3
- 210000000746 body region Anatomy 0.000 description 6
- 238000005476 soldering Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48724—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【産業上の利用分野】本発明はパワーMOSFET及び
絶縁ゲートバイポーラトランジスタの如き特にセル構成
のパワー半導体デバイスにおける能動領域にワイヤボン
ディングするための集積構造パッドアセンブリ及びその
製造方法に関するものである。
絶縁ゲートバイポーラトランジスタの如き特にセル構成
のパワー半導体デバイスにおける能動領域にワイヤボン
ディングするための集積構造パッドアセンブリ及びその
製造方法に関するものである。
【0002】
【従来の技術】MOS技法で製造されるようなパワー半
導体デバイスでは、ボンディングパッド用に残しておく
チップ面積を全チップ面積のごく少量部とすることがで
きる。例えば定格電圧が100Vの低電圧パワーMOS
FETの場合には、MOSFETの電流範囲を数10ア
ンペアとすることができる。このような電流に耐えるに
は、ソースワイヤの直径を極めて大きく、例えば 0.4〜
0.5 mm としなければならず、しかもワイヤをチップに
ボンディングための専用の面積を 1.3×1.3 mm2程度と
しなければならない。こうした事態は1本以上のソース
ワイヤを必要とする場合にさらに悪化する。
導体デバイスでは、ボンディングパッド用に残しておく
チップ面積を全チップ面積のごく少量部とすることがで
きる。例えば定格電圧が100Vの低電圧パワーMOS
FETの場合には、MOSFETの電流範囲を数10ア
ンペアとすることができる。このような電流に耐えるに
は、ソースワイヤの直径を極めて大きく、例えば 0.4〜
0.5 mm としなければならず、しかもワイヤをチップに
ボンディングための専用の面積を 1.3×1.3 mm2程度と
しなければならない。こうした事態は1本以上のソース
ワイヤを必要とする場合にさらに悪化する。
【0003】上述したような問題を克服するために、専
用のパッド領域を設ける必要なく、デバイスの能動領域
の上に直接ボンディング領域を実現することは既知であ
り、このような技法は「能動領域上でのボンディング」
なる名称で知られており、この方法によればボンディン
グパッドを実現するのにチップ領域が浪費されないか
ら、チップの大きさを小さくすることができる。
用のパッド領域を設ける必要なく、デバイスの能動領域
の上に直接ボンディング領域を実現することは既知であ
り、このような技法は「能動領域上でのボンディング」
なる名称で知られており、この方法によればボンディン
グパッドを実現するのにチップ領域が浪費されないか
ら、チップの大きさを小さくすることができる。
【0004】しかしながら、斯様な技法には特にワイヤ
とチップ金属化層との間のハンダ付け処理に関する限り
幾つかの問題がある。一般に直径が大きいアルミニウム
ワイヤをチップ金属化層にハンダ付けするには、ハンダ
付けすべきワイヤをチップ上のアルミニウム層の上に載
せ、ワイヤに垂直方向の所定の力を加え、同時にワイヤ
に「超音波放電」を受けさせる「超音波ワイヤボンディ
ング(USWB)」として既知の方法によって行なわれ
る。超音波放電はワイヤにかかる圧力と共にワイヤ及び
金属化層の両表面を密に接触させ、これら表面の酸化物
を破壊して、ハンダ付けが得られるようにする。
とチップ金属化層との間のハンダ付け処理に関する限り
幾つかの問題がある。一般に直径が大きいアルミニウム
ワイヤをチップ金属化層にハンダ付けするには、ハンダ
付けすべきワイヤをチップ上のアルミニウム層の上に載
せ、ワイヤに垂直方向の所定の力を加え、同時にワイヤ
に「超音波放電」を受けさせる「超音波ワイヤボンディ
ング(USWB)」として既知の方法によって行なわれ
る。超音波放電はワイヤにかかる圧力と共にワイヤ及び
金属化層の両表面を密に接触させ、これら表面の酸化物
を破壊して、ハンダ付けが得られるようにする。
【0005】能動領域上での超音波ワイヤボンディング
を例えばパワーMOSFETチップ上で行なうと、この
ボンディング中にデバイスが受けるかなりの機械的な応
力が金属化層の下側にある誘電層、即ちゲート酸化物層
及びポリシリコンゲート層に伝達されて、酸化物層に亀
裂又は微小な欠陥部を生じ、これがデバイスの信頼性を
低下させる。一般に最も薄い誘電層であるゲート酸化物
層が斯様な損傷を最も受けやすい。使用するワイヤの直
径が大きくなるにつれて、上述したような現象が起こり
がちとなる。直径が 0.4mm以上のワイヤを用いると、系
統的な損傷が起こり得る。さらに、低電圧パワーMOS
デバイスの技術傾向は酸化物層の厚さを薄くして、出力
抵抗値を減らし、且つ電流密度を高める方向に進みつつ
あるため、能動領域上でのワイヤボンディングがより一
層実施不可能である。
を例えばパワーMOSFETチップ上で行なうと、この
ボンディング中にデバイスが受けるかなりの機械的な応
力が金属化層の下側にある誘電層、即ちゲート酸化物層
及びポリシリコンゲート層に伝達されて、酸化物層に亀
裂又は微小な欠陥部を生じ、これがデバイスの信頼性を
低下させる。一般に最も薄い誘電層であるゲート酸化物
層が斯様な損傷を最も受けやすい。使用するワイヤの直
径が大きくなるにつれて、上述したような現象が起こり
がちとなる。直径が 0.4mm以上のワイヤを用いると、系
統的な損傷が起こり得る。さらに、低電圧パワーMOS
デバイスの技術傾向は酸化物層の厚さを薄くして、出力
抵抗値を減らし、且つ電流密度を高める方向に進みつつ
あるため、能動領域上でのワイヤボンディングがより一
層実施不可能である。
【0006】
【発明が解決しようとする課題】本発明の目的は上述し
た欠点を有することなく能動領域上でのボンディングを
可能にするワイヤボンディング用の集積構造パッドアセ
ンブリを提供することにある。
た欠点を有することなく能動領域上でのボンディングを
可能にするワイヤボンディング用の集積構造パッドアセ
ンブリを提供することにある。
【0007】
【課題を解決するための手段】本発明はパワー半導体デ
バイスのパワー電極を形成する金属化層によって完全に
覆われる頂部表面を有しているチップ部分を具え、この
チップ部分における第1サブ部分に前記パワーデバイス
の機能的に能動性の素子が存在するパワー半導体デバイ
スチップにワイヤボンディングするための集積構造パッ
ドアセンブリにおいて、前記チップ部分が少なくとも1
個の第2サブ部分を具え、この第2サブ部分には前記パ
ワーデバイスの機能的に能動性の素子を存在させず、前
記少なくとも1個の第2サブ部分の上の前記金属化層の
頂部表面を前記第1サブ部分に対して高くして、この第
2サブ部分上の金属化層の頂部表面がボンディングワイ
ヤ用の支持面を成す少なくとも1個の突出部を形成する
ようにしたことを特徴とする。
バイスのパワー電極を形成する金属化層によって完全に
覆われる頂部表面を有しているチップ部分を具え、この
チップ部分における第1サブ部分に前記パワーデバイス
の機能的に能動性の素子が存在するパワー半導体デバイ
スチップにワイヤボンディングするための集積構造パッ
ドアセンブリにおいて、前記チップ部分が少なくとも1
個の第2サブ部分を具え、この第2サブ部分には前記パ
ワーデバイスの機能的に能動性の素子を存在させず、前
記少なくとも1個の第2サブ部分の上の前記金属化層の
頂部表面を前記第1サブ部分に対して高くして、この第
2サブ部分上の金属化層の頂部表面がボンディングワイ
ヤ用の支持面を成す少なくとも1個の突出部を形成する
ようにしたことを特徴とする。
【0008】本発明の好適例では、パワー半導体デバイ
スが水平方向に二次元アレイで配置される複数個の同一
構成の機能的に能動性の基本セルを具え、前記第1サブ
部分が前記機能的に能動性の基本セルを少なくとも1個
具え、且つ前記少なくとも1個の第2サブ部分をダミー
セルとし、このダミーセルの水平方向の寸法を前記機能
的能動性の基本セルの水平方向の寸法とほぼ同一とし、
前記ダミーセルの垂直方向の寸法は前記機能的に能動性
の基本セルの垂直方向の寸法よりも大きくして、前記ダ
ミーセルの上の前記金属化層の頂部表面が前記機能的に
能動性の基本セルに対して高くなるようにする。
スが水平方向に二次元アレイで配置される複数個の同一
構成の機能的に能動性の基本セルを具え、前記第1サブ
部分が前記機能的に能動性の基本セルを少なくとも1個
具え、且つ前記少なくとも1個の第2サブ部分をダミー
セルとし、このダミーセルの水平方向の寸法を前記機能
的能動性の基本セルの水平方向の寸法とほぼ同一とし、
前記ダミーセルの垂直方向の寸法は前記機能的に能動性
の基本セルの垂直方向の寸法よりも大きくして、前記ダ
ミーセルの上の前記金属化層の頂部表面が前記機能的に
能動性の基本セルに対して高くなるようにする。
【0009】本発明のこの例では、ボンディングワイヤ
が基本機能セルと堅牢に物理的に接触せずに、ダミーセ
ルとだけ接触し、しかもこれらのダミーセルの機械的応
力に対する耐性が基本機能セルよりも大きいため、パワ
ー半導体デバイスを損傷する惧れなく、このパワーデバ
イスの能動領域の上にボンディングパッドアセンブリを
直接実現することができる。
が基本機能セルと堅牢に物理的に接触せずに、ダミーセ
ルとだけ接触し、しかもこれらのダミーセルの機械的応
力に対する耐性が基本機能セルよりも大きいため、パワ
ー半導体デバイスを損傷する惧れなく、このパワーデバ
イスの能動領域の上にボンディングパッドアセンブリを
直接実現することができる。
【0010】
【実施例】パワー半導体デバイス、例えばパワーMOS
FETは二次元アレイを形成すべく配置される”ソース
セル”とも称する複数の基本セルによって構成される。
図2には2個のソースセル1を示してあり、これらの各
セルは半導体デバイスチップの各第1サブ(副)部分に
よって形成される。これらのセルはN+ 形基板4の上に
成長させたN- 形のエピタキシャル層3内に形成したP
+ 形の深い本体領域2を具えている。P+ 形の深い本体
領域2はP- 形の環状領域5で横方向が囲まれており、
しかもこの環状領域に併合されている。P- 形の環状領
域5とP+ 形の深い本体領域2とにより構成されるP形
半導体領域の内部には基本ソースセル1のソース領域を
構成するN+ 形環状領域6が形成されている。半導体表
面には酸化物層7がP- 形の環状領域5の上と、N+ 形
環状領域6上の一部に延在し、ポリシリコン層8が下側
の酸化物層7の上に重畳されて、この酸化物層と自動整
列されている。絶縁層9はポリシリコン層8を覆い、こ
の絶縁層には選択的にエッチングして、上側に位置させ
る金属化層10をN+ 形環状領域6及びP+ 形の深い本
体領域2の双方に接触させる接点領域を形成する。金属
化層10は基本ソースセル1の全てに同じように接触
し、この金属化層10はパワーMOSFET用のソース
電極を構成する。
FETは二次元アレイを形成すべく配置される”ソース
セル”とも称する複数の基本セルによって構成される。
図2には2個のソースセル1を示してあり、これらの各
セルは半導体デバイスチップの各第1サブ(副)部分に
よって形成される。これらのセルはN+ 形基板4の上に
成長させたN- 形のエピタキシャル層3内に形成したP
+ 形の深い本体領域2を具えている。P+ 形の深い本体
領域2はP- 形の環状領域5で横方向が囲まれており、
しかもこの環状領域に併合されている。P- 形の環状領
域5とP+ 形の深い本体領域2とにより構成されるP形
半導体領域の内部には基本ソースセル1のソース領域を
構成するN+ 形環状領域6が形成されている。半導体表
面には酸化物層7がP- 形の環状領域5の上と、N+ 形
環状領域6上の一部に延在し、ポリシリコン層8が下側
の酸化物層7の上に重畳されて、この酸化物層と自動整
列されている。絶縁層9はポリシリコン層8を覆い、こ
の絶縁層には選択的にエッチングして、上側に位置させ
る金属化層10をN+ 形環状領域6及びP+ 形の深い本
体領域2の双方に接触させる接点領域を形成する。金属
化層10は基本ソースセル1の全てに同じように接触
し、この金属化層10はパワーMOSFET用のソース
電極を構成する。
【0011】図1に示した本発明の第1好適実施例によ
る集積構造パッドアセンリは実質上、水平方向の寸法が
ソースセル1の水平方向の寸法と同じであるも、高さが
異なるダミーのセル11を間に挿入した基本ソースセル
1の二次元アレイで構成される。斯様にダミーセルの高
さが異なることは、半導体チップの第2サブ部分によっ
て形成する斯様なダミーセル11の1つを断面にて示し
ている図2から明らかである。基本ソースセルとは異な
り、ダミーセル11にはP+ 形の深い本体部分2,P-
形の環状領域5及びN+ 形の環状領域6が形成されてい
ない。さらに、ダミーセル11における酸化物層7の厚
さはソースセル1における酸化物層7の厚さよりも厚く
して、このダミーセル11の上の金属化層10の表面を
ソースセル1の上の金属化層10の表面よりも高くす
る。このようなダミーセル11は、酸化物層7の厚さが
厚いためソースセルよりも機械的応力に対する耐性が大
きく、しかもダミーセルの上の金属化層10はソースセ
ルの表面よりも遥かに突き出ていることからして、パッ
ドにワイヤをハンダ付けするためにワイヤをパッドに載
せた場合に、このワイヤは基本ソースセル1と堅牢な物
理的接触をせずに、ダミーセル11とだけ接触するよう
になる。
る集積構造パッドアセンリは実質上、水平方向の寸法が
ソースセル1の水平方向の寸法と同じであるも、高さが
異なるダミーのセル11を間に挿入した基本ソースセル
1の二次元アレイで構成される。斯様にダミーセルの高
さが異なることは、半導体チップの第2サブ部分によっ
て形成する斯様なダミーセル11の1つを断面にて示し
ている図2から明らかである。基本ソースセルとは異な
り、ダミーセル11にはP+ 形の深い本体部分2,P-
形の環状領域5及びN+ 形の環状領域6が形成されてい
ない。さらに、ダミーセル11における酸化物層7の厚
さはソースセル1における酸化物層7の厚さよりも厚く
して、このダミーセル11の上の金属化層10の表面を
ソースセル1の上の金属化層10の表面よりも高くす
る。このようなダミーセル11は、酸化物層7の厚さが
厚いためソースセルよりも機械的応力に対する耐性が大
きく、しかもダミーセルの上の金属化層10はソースセ
ルの表面よりも遥かに突き出ていることからして、パッ
ドにワイヤをハンダ付けするためにワイヤをパッドに載
せた場合に、このワイヤは基本ソースセル1と堅牢な物
理的接触をせずに、ダミーセル11とだけ接触するよう
になる。
【0012】ダミーセル11及び基本ソースセル1はワ
イヤの直径に応じて様々な形態で分布させることがで
き、図1に示した分布状況ではパッド面積の約90%が
基本ソースセル1で占められ、約10%がダミーセル1
1で占められる。このことは、パッド面積の約90%が
能動領域となり、パッド面積の10%だけがワイヤボン
ディング用に浪費されることを意味している。
イヤの直径に応じて様々な形態で分布させることがで
き、図1に示した分布状況ではパッド面積の約90%が
基本ソースセル1で占められ、約10%がダミーセル1
1で占められる。このことは、パッド面積の約90%が
能動領域となり、パッド面積の10%だけがワイヤボン
ディング用に浪費されることを意味している。
【0013】図3には本発明の第2の好適実施例を示し
てあり、これが第1実施例と相違している点は基本ソー
スセル1とダミーセル11の分布形態が異なる点にあ
り、この例でも第1実施例と同様に総パッド面積の90
%が能動領域となり、10%がワイヤボンディング用に
浪費される領域となる。
てあり、これが第1実施例と相違している点は基本ソー
スセル1とダミーセル11の分布形態が異なる点にあ
り、この例でも第1実施例と同様に総パッド面積の90
%が能動領域となり、10%がワイヤボンディング用に
浪費される領域となる。
【0014】図4にはダミーセル11を複数列に配置す
る本発明の第3好適実施例を示してある。前述したよう
に、基本ソースセル1のアレイにはワイヤの直径及びパ
ッドの総面積に応じてダミーセル11を種々の形態及び
分布密度で配置することができる。
る本発明の第3好適実施例を示してある。前述したよう
に、基本ソースセル1のアレイにはワイヤの直径及びパ
ッドの総面積に応じてダミーセル11を種々の形態及び
分布密度で配置することができる。
【0015】本発明の好適実施例による集積構造パッド
アセンブリを製造するには先ず図5に示すように、強度
にドープした(強ドープ)N+ 形基板4の上に弱めにド
ープした(弱ドープ)N- 形エピタキシャル層3を成長
させる。基板4は一般に“100”の結晶学上のカット
配向性を有すると共に固有抵抗が約10モー/cmのシリ
コンウェァとするが、エピタキシャル層3は1〜100
Ω/cmの範囲の固有抵抗値を有する高い抵抗性のものと
する。エピタキシャル層3の厚さは1〜100μm とす
る。
アセンブリを製造するには先ず図5に示すように、強度
にドープした(強ドープ)N+ 形基板4の上に弱めにド
ープした(弱ドープ)N- 形エピタキシャル層3を成長
させる。基板4は一般に“100”の結晶学上のカット
配向性を有すると共に固有抵抗が約10モー/cmのシリ
コンウェァとするが、エピタキシャル層3は1〜100
Ω/cmの範囲の固有抵抗値を有する高い抵抗性のものと
する。エピタキシャル層3の厚さは1〜100μm とす
る。
【0016】次いでシリコンウェァ上のエピタキシャル
層を酸化して、厚さが約1μm 又は2μm の酸化物層7
を形成する。この酸化物層7をマスクして選択的にエッ
チングして、この酸化物層に、パワーデバイスの基本ソ
ースセル1を形成する面積に相当する窓をあける。ダミ
ーセル11を形成すべき個所及びチップ周辺における酸
化物層は除去しないようにする。
層を酸化して、厚さが約1μm 又は2μm の酸化物層7
を形成する。この酸化物層7をマスクして選択的にエッ
チングして、この酸化物層に、パワーデバイスの基本ソ
ースセル1を形成する面積に相当する窓をあける。ダミ
ーセル11を形成すべき個所及びチップ周辺における酸
化物層は除去しないようにする。
【0017】次いで酸化物層7にあけた前記窓を経てエ
ピタキシャル層3内にホウ素イオンを注入して、図6に
示すように基本セル1のP+ 形の深い本体領域2を形成
する。
ピタキシャル層3内にホウ素イオンを注入して、図6に
示すように基本セル1のP+ 形の深い本体領域2を形成
する。
【0018】次に、パワーデバイスの能動領域の表面か
ら酸化物層7だけ除去し、ダミーセルを形成すべき個所
からは酸化物層7を除去しないようにする。
ら酸化物層7だけ除去し、ダミーセルを形成すべき個所
からは酸化物層7を除去しないようにする。
【0019】次いで、図7に示すようにパワーデバイス
の能動領域を薄い酸化物層で覆って、ゲート酸化物層を
形成してから、半導体表面全体をポリシリコン層8で覆
う。
の能動領域を薄い酸化物層で覆って、ゲート酸化物層を
形成してから、半導体表面全体をポリシリコン層8で覆
う。
【0020】次にポリシリコン層8及び前記薄い酸化物
層に窓をあけて、ドパントイオンを選択的に注入して基
本セル1のP- 形の環状領域5及びN+ 形ソース領域6
を形成する。
層に窓をあけて、ドパントイオンを選択的に注入して基
本セル1のP- 形の環状領域5及びN+ 形ソース領域6
を形成する。
【0021】次いで半導体表面上に絶縁層9を堆積し、
この絶縁層に金属化層10を全ての基本セル1のソース
領域6及びP+ 形の深い本体領域2と接触させる接点窓
をあける(図2参照)。パワーデバイスの底部表面にも
金属化層を堆積して、パワーMOSFETのドレイン電
極を形成する。
この絶縁層に金属化層10を全ての基本セル1のソース
領域6及びP+ 形の深い本体領域2と接触させる接点窓
をあける(図2参照)。パワーデバイスの底部表面にも
金属化層を堆積して、パワーMOSFETのドレイン電
極を形成する。
【図1】本発明の第1好適実施例による集積構造パッド
アセンブリの概略的頂部平面図である。
アセンブリの概略的頂部平面図である。
【図2】図1のII−II線上での断面図である。
【図3】本発明の第2好適実施例による集積構造パッド
アセンブリの概略的頂部平面図である。
アセンブリの概略的頂部平面図である。
【図4】本発明の第3好適実施例による集積構造パッド
アセンブリの概略的頂部平面図である。
アセンブリの概略的頂部平面図である。
【図5】本発明による集積構造パッドアセンブリの一製
造工程段における断面図である。
造工程段における断面図である。
【図6】本発明による集積構造パッドアセンブリの次の
製造工程段における断面図であ。
製造工程段における断面図であ。
【図7】本発明による集積構造パッドアセンブリのさら
に次の製造工程段における断面図であ。
に次の製造工程段における断面図であ。
1 第1サブ部分(ソースセル) 2 P+ 形領域 3 N- 形エピタキシャル層 4 N+ 形基板 5 P- 形環状領域 6 N+ 形環状領域 7 酸化物層 8 ポリシリコン層 9 絶縁層 10 金属化層 11 第2サブ部分(ダミーセル)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルカントニオ マンジアグリ イタリア国 カターニア 95024 アシ レアーレ ヴィア エッレ ワグナー 54 (56)参考文献 特開 平7−130787(JP,A) 特公 昭55−30301(JP,B2)
Claims (8)
- 【請求項1】 パワー半導体デバイスのパワー電極を形
成する金属化層(10)によって完全に覆われる頂部表
面を有しているチップ部分を具え、このチップ部分にお
ける第1サブ部分(1)に前記パワーデバイスの機能的
に能動性の素子が存在するパワー半導体デバイスチップ
にワイヤボンディングするための集積構造パッドアセン
ブリにおいて、 前記チップ部分が少なくとも1個の第2サブ部分(1
1)を具え、この第2サブ部分には前記パワーデバイス
の機能的に能動性の素子を存在させず、前記少なくとも
1個の第2サブ部分(11)の上の前記金属化層(1
0)の頂部表面を前記第1サブ部分に対して高くして、
この第2サブ部分上の金属化層の頂部表面がボンディン
グワイヤ用の支持面を成す少なくとも1個の突出部を形
成するようにしたことを特徴とする集積構造パッドアセ
ンブリ。 - 【請求項2】 パワー半導体デバイスが水平方向に二次
元アレイで配置される複数個の同一構成の機能的に能動
性の基本セルを具え、前記第1サブ部分(1)が前記機
能的に能動性の基本セルを少なくとも1個具え、且つ前
記少なくとも1個の第2サブ部分(11)をダミーセル
とし、このダミーセルの水平方向の寸法を前記機能的能
動性の基本セルの水平方向の寸法とほぼ同一とし、前記
ダミーセルの垂直方向の寸法は前記機能的に能動性の基
本セルの垂直方向の寸法よりも大きくして、前記ダミー
セルの上の前記金属化層(10)の頂部表面が前記機能
的に能動性の基本セルに対して高くなるようにしたこと
を特徴とする請求項1に記載の集積構造パッドアセンブ
リ。 - 【請求項3】 前記ダミーセルを複数個具え、これらの
ダミーセルが前記機能的に能動性の基本セルの間に挿入
されるようにしたことを特徴とする請求項2に記載の集
積構造パッドアセンブリ。 - 【請求項4】 前記パワー半導体デバイスチップが第1
導電形の弱くドープした層(3)によって覆われる基板
(4)を具え、前記機能的に能動性の基本セルの各々が
前記弱くドープした層(3)の各第1部分によって構成
され、この第1部分内に第2導電形の強度にドープした
領域(2)が形成され、さらにこの強ドープ領域(2)
内に第1導電形の強ドープした領域(6)が形成され、
前記弱ドープ層(3)の前記第1部分が、第1絶縁層
(7)と、導電層(8)と、第2絶縁層(9)とを具え
ている三重層(7,8,9)によって部分的に覆われ、
前記ダミーセルの各々が前記三重層(7,8,9)によ
って完全に覆われる前記弱ドープ層(3)の各第2部分
により構成され、この第2部分における第1絶縁層
(7)が前記機能的に能動性の基本セルの各第1絶縁層
(7)よりも厚くなるようにしたことを特徴とする請求
項2又は3のいずれかに記載の集積構造パッドアセンブ
リ。 - 【請求項5】 前記弱ドープ層(3)をエピタキシャル
層とすることを特徴とする請求項4に記載の集積構造パ
ッドアセンブリ。 - 【請求項6】 前記基板(4)を第1導電形のものとす
ることを特徴とする請求項5に記載の集積構造パッドア
センブリ。 - 【請求項7】 前記基板(4)を第2導電形のものとす
ることを特徴とする請求項5に記載の集積構造パッドア
センブリ。 - 【請求項8】 集積構造パッドアセンブリの製造方法に
おいて、当該方法が: a)半導体基板(4)の上に第1導電形のエピタキシャ
ル層(3)を成長させる工程と; b)前記エピタキシャル層(3)の全頂部表面上に厚い
酸化物層(7)を成長させる工程と; c)機能的に能動性の基本セル(1)を形成すべき能動
領域から前記厚い酸化物層(7)を選択的に除去する工
程と; d)前記能動領域内に第2導電形のドパントイオンを注
入して、前記機能的に能動性の基本セル(1)の第2導
電形の強ドープ領域(2)を形成する工程と; e)前記能動領域の上に薄い酸化物層(7)を成長させ
る工程と; f)チップの全頂部表面上にポリシリコン層(8)を堆
積する工程と; g)前記能動領域から前記薄い酸化物層(7)及び前記
ポリシリコン層(8)を選択的に除去する工程と; h)第1導電形のドパントイオンを注入して、前記機能
的に能動性の基本セル(1)の第1導電形の強ドープ領
域(6)を形成する工程と; i)全チップ表面上に第2絶縁層(9)を堆積する工程
と; j)前記機能的に能動性の基本セル(1)に対応する接
点領域を前記第2絶縁層(9)にあける工程と; k)全チップ表面上に金属化層(10)を堆積する工程
と; を具えていることを特徴とする集積構造パッドアセンブ
リの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP93830524A EP0660402B1 (en) | 1993-12-24 | 1993-12-24 | Power semiconductor device |
IT93830524:0 | 1993-12-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07201908A JPH07201908A (ja) | 1995-08-04 |
JP2552100B2 true JP2552100B2 (ja) | 1996-11-06 |
Family
ID=8215287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6320473A Expired - Fee Related JP2552100B2 (ja) | 1993-12-24 | 1994-12-22 | 集積構造パッドアセンブリ及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5592026A (ja) |
EP (1) | EP0660402B1 (ja) |
JP (1) | JP2552100B2 (ja) |
DE (1) | DE69321966T2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0660396B1 (en) * | 1993-12-24 | 1998-11-04 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Power MOS device chip and package assembly |
US5798287A (en) * | 1993-12-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Method for forming a power MOS device chip |
DE69505348T2 (de) * | 1995-02-21 | 1999-03-11 | St Microelectronics Srl | Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung |
JPH10107061A (ja) * | 1996-10-02 | 1998-04-24 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
JP3466064B2 (ja) * | 1997-10-20 | 2003-11-10 | ローム株式会社 | 半導体集積回路装置 |
US6521011B1 (en) * | 1999-07-15 | 2003-02-18 | 3M Innovative Properties Company | Self-supporting pleated filter and method of making same |
US6413863B1 (en) | 2000-01-24 | 2002-07-02 | Taiwan Semiconductor Manufacturing Company | Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process |
US6380087B1 (en) | 2000-06-19 | 2002-04-30 | Chartered Semiconductor Manufacturing Inc. | CMP process utilizing dummy plugs in damascene process |
US6861343B2 (en) * | 2002-10-09 | 2005-03-01 | Chok J. Chia | Buffer metal layer |
JP4973463B2 (ja) * | 2007-11-16 | 2012-07-11 | トヨタ自動車株式会社 | 半導体装置 |
EP2648212B1 (en) | 2010-11-29 | 2019-07-03 | Toyota Jidosha Kabushiki Kaisha | A bonding wire bonded to an upper surface electrode with a slit |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL136562C (ja) * | 1963-10-24 | |||
GB1226080A (ja) * | 1967-11-28 | 1971-03-24 | ||
US3667008A (en) * | 1970-10-29 | 1972-05-30 | Rca Corp | Semiconductor device employing two-metal contact and polycrystalline isolation means |
US3831067A (en) * | 1972-05-15 | 1974-08-20 | Int Rectifier Corp | Semiconductor device with pressure connection electrodes and with headers cemented to insulation ring |
US4017886A (en) * | 1972-10-18 | 1977-04-12 | Hitachi, Ltd. | Discrete semiconductor device having polymer resin as insulator and method for making the same |
US4015278A (en) * | 1974-11-26 | 1977-03-29 | Fujitsu Ltd. | Field effect semiconductor device |
US4008486A (en) * | 1975-06-02 | 1977-02-15 | International Rectifier Corporation | Compression-assembled semiconductor device with nesting circular flanges and flexible locating ring |
US4070690A (en) * | 1976-08-17 | 1978-01-24 | Westinghouse Electric Corporation | VMOS transistor |
US4055884A (en) * | 1976-12-13 | 1977-11-01 | International Business Machines Corporation | Fabrication of power field effect transistors and the resulting structures |
US4236171A (en) * | 1978-07-17 | 1980-11-25 | International Rectifier Corporation | High power transistor having emitter pattern with symmetric lead connection pads |
DK157272C (da) * | 1978-10-13 | 1990-04-30 | Int Rectifier Corp | Mosfet med hoej effekt |
JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
US4329642A (en) * | 1979-03-09 | 1982-05-11 | Siliconix, Incorporated | Carrier and test socket for leadless integrated circuit |
US5130767C1 (en) * | 1979-05-14 | 2001-08-14 | Int Rectifier Corp | Plural polygon source pattern for mosfet |
US4305087A (en) * | 1979-06-29 | 1981-12-08 | International Rectifier Corporation | Stud-mounted pressure assembled semiconductor device |
US4680853A (en) * | 1980-08-18 | 1987-07-21 | International Rectifier Corporation | Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide |
US4593302B1 (en) * | 1980-08-18 | 1998-02-03 | Int Rectifier Corp | Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide |
US4412242A (en) * | 1980-11-17 | 1983-10-25 | International Rectifier Corporation | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions |
US4399449A (en) * | 1980-11-17 | 1983-08-16 | International Rectifier Corporation | Composite metal and polysilicon field plate structure for high voltage semiconductor devices |
US4414560A (en) * | 1980-11-17 | 1983-11-08 | International Rectifier Corporation | Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region |
US4642419A (en) * | 1981-04-06 | 1987-02-10 | International Rectifier Corporation | Four-leaded dual in-line package module for semiconductor devices |
US4574208A (en) * | 1982-06-21 | 1986-03-04 | Eaton Corporation | Raised split gate EFET and circuitry |
FR2531572A1 (fr) * | 1982-08-09 | 1984-02-10 | Radiotechnique Compelec | Dispositif mos a structure plane multicellulaire |
US4556896A (en) * | 1982-08-30 | 1985-12-03 | International Rectifier Corporation | Lead frame structure |
US4641418A (en) * | 1982-08-30 | 1987-02-10 | International Rectifier Corporation | Molding process for semiconductor devices and lead frame structure therefor |
US4638553A (en) * | 1982-12-08 | 1987-01-27 | International Rectifier Corporation | Method of manufacture of semiconductor device |
US4878099A (en) * | 1982-12-08 | 1989-10-31 | International Rectifier Corporation | Metallizing system for semiconductor wafers |
US4965173A (en) * | 1982-12-08 | 1990-10-23 | International Rectifier Corporation | Metallizing process and structure for semiconductor devices |
US4789882A (en) * | 1983-03-21 | 1988-12-06 | International Rectifier Corporation | High power MOSFET with direct connection from connection pads to underlying silicon |
US4639762A (en) * | 1984-04-30 | 1987-01-27 | Rca Corporation | MOSFET with reduced bipolar effects |
US4663820A (en) * | 1984-06-11 | 1987-05-12 | International Rectifier Corporation | Metallizing process for semiconductor devices |
US4606998A (en) * | 1985-04-30 | 1986-08-19 | International Business Machines Corporation | Barrierless high-temperature lift-off process |
US4723197A (en) * | 1985-12-16 | 1988-02-02 | National Semiconductor Corporation | Bonding pad interconnection structure |
US4853762A (en) * | 1986-03-27 | 1989-08-01 | International Rectifier Corporation | Semi-conductor modules |
US4794431A (en) * | 1986-04-21 | 1988-12-27 | International Rectifier Corporation | Package for photoactivated semiconductor device |
US4845545A (en) * | 1987-02-13 | 1989-07-04 | International Rectifier Corporation | Low profile semiconductor package |
FR2616966B1 (fr) * | 1987-06-22 | 1989-10-27 | Thomson Semiconducteurs | Structure de transistors mos de puissance |
JP2771172B2 (ja) * | 1988-04-01 | 1998-07-02 | 日本電気株式会社 | 縦型電界効果トランジスタ |
US4881106A (en) * | 1988-05-23 | 1989-11-14 | Ixys Corporation | DV/DT of power MOSFETS |
JPH0680818B2 (ja) * | 1989-10-02 | 1994-10-12 | 株式会社東芝 | 電力用圧接型半導体装置 |
DE69032084T2 (de) * | 1989-11-17 | 1998-07-16 | Toshiba Kawasaki Kk | Halbleiteranordnung mit zusammengesetzter Bipolar-MOS-Elementpille, geeignet für eine Druckkontaktstruktur |
JPH03254137A (ja) * | 1990-03-05 | 1991-11-13 | Toshiba Corp | 半導体集積回路装置 |
US5047833A (en) * | 1990-10-17 | 1991-09-10 | International Rectifier Corporation | Solderable front metal contact for MOS devices |
US5153507A (en) * | 1990-11-16 | 1992-10-06 | Vlsi Technology, Inc. | Multi-purpose bond pad test die |
DE69109468T2 (de) * | 1991-05-23 | 1995-12-14 | Ansaldo Trasporti Spa | Elektronische Leistungsanordnung realisiert durch eine Reihe elementarer Halbleiterbauelemente in Parallelverbindung und verwandtes Herstellungsverfahren. |
JP2550248B2 (ja) * | 1991-10-14 | 1996-11-06 | 株式会社東芝 | 半導体集積回路装置およびその製造方法 |
JP3185292B2 (ja) * | 1991-12-12 | 2001-07-09 | 関西日本電気株式会社 | 半導体装置 |
-
1993
- 1993-12-24 EP EP93830524A patent/EP0660402B1/en not_active Expired - Lifetime
- 1993-12-24 DE DE69321966T patent/DE69321966T2/de not_active Expired - Fee Related
-
1994
- 1994-12-21 US US08/361,801 patent/US5592026A/en not_active Expired - Lifetime
- 1994-12-22 JP JP6320473A patent/JP2552100B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-07 US US08/483,315 patent/US5888889A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69321966T2 (de) | 1999-06-02 |
US5888889A (en) | 1999-03-30 |
EP0660402A1 (en) | 1995-06-28 |
JPH07201908A (ja) | 1995-08-04 |
EP0660402B1 (en) | 1998-11-04 |
US5592026A (en) | 1997-01-07 |
DE69321966D1 (de) | 1998-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5032888A (en) | Conductivity modulation buried gate trench type MOSFET | |
JP3280383B2 (ja) | Mosトランジスタ及びその製造方法 | |
US7910987B2 (en) | Semiconductor device | |
US5047833A (en) | Solderable front metal contact for MOS devices | |
US20060273390A1 (en) | Gate contact and runners for high density trench MOSFET | |
JPH07183302A (ja) | 金属層の形成及びボンディング方法 | |
JP2002110978A (ja) | 電力用半導体素子 | |
JP2552100B2 (ja) | 集積構造パッドアセンブリ及びその製造方法 | |
US4709469A (en) | Method of making a bipolar transistor with polycrystalline contacts | |
JP2944840B2 (ja) | 電力用半導体装置 | |
US7960787B2 (en) | Configuration of trenched semiconductor power device to reduce masked process | |
JPH0332234B2 (ja) | ||
JP3432708B2 (ja) | 半導体装置と半導体モジュール | |
JP2003174167A (ja) | 半導体装置及びその製造方法 | |
JP2003526949A (ja) | トレンチゲート半導体装置 | |
JP3294001B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
JPH06177242A (ja) | 半導体集積回路装置 | |
JP3113425B2 (ja) | 絶縁ゲート半導体装置およびその製造方法 | |
US5569952A (en) | Semiconductor device with a semiconductor element provided in a mesa structure | |
JP2830744B2 (ja) | 集積化デバイス | |
JP3057792B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH11330469A (ja) | 絶縁ゲート型半導体装置 | |
JP2809998B2 (ja) | 電力用mosデバイスチップ及びパッケージアッセンブリ | |
JPH09121054A (ja) | 半導体デバイスおよびその製造方法 | |
JP2756826B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |